CN104183477B - 一种制作半导体器件的方法 - Google Patents

一种制作半导体器件的方法 Download PDF

Info

Publication number
CN104183477B
CN104183477B CN201310190108.7A CN201310190108A CN104183477B CN 104183477 B CN104183477 B CN 104183477B CN 201310190108 A CN201310190108 A CN 201310190108A CN 104183477 B CN104183477 B CN 104183477B
Authority
CN
China
Prior art keywords
area
dummy gate
layer
groove
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310190108.7A
Other languages
English (en)
Other versions
CN104183477A (zh
Inventor
张海洋
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310190108.7A priority Critical patent/CN104183477B/zh
Publication of CN104183477A publication Critical patent/CN104183477A/zh
Application granted granted Critical
Publication of CN104183477B publication Critical patent/CN104183477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种制作半导体器件的方法，包括下列步骤，提供具有第一区域和第二区域的半导体衬底，所述第一区域包括金属栅极，所述第二区域包括虚拟栅极；在所述第一区域和所述第二区域上形成屏蔽氧化层和图案化的光刻胶层；根据图案化的光刻胶层刻蚀去除所述第二区域中的所述屏蔽氧化层和所述虚拟栅极，以形成沟槽；采用基于四氟化碳的气体处理所述沟槽；采用基于氮气和一氧化碳的混合气体处理所述沟槽。根据本发明的方法采用双步刻蚀后处理工艺（PET），以避免在刻蚀去除虚拟栅极之后在虚拟栅极的原有位置形成的沟槽中残留聚合物，并且提高了半导体器件的整体性能和半导体器件的良品率。

Description

一种制作半导体器件的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种去除虚拟栅极的方法。
背景技术
随着半导体集成电路(IC)工业技术日益的成熟，超大规模的集成电路的迅速发展，元器件尺寸越来越小，芯片的集成度越来越高。因器件的高密度，小尺寸的要求对半导体工艺影响也日益突出。IC集成度不断的增大需要器件尺寸持续按比例缩小，然而电器的工作电压有时维持不变，使得实际金属氧化物半导体（MOS）器件产生较高的电源消耗。多晶硅和二氧化硅通常被用于形成MOS晶体管的栅极和层间介质。
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅极泄漏增大以及多晶硅栅极出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，采用金属栅极材料代替传统的多晶硅材料，高k电介质代替氧化层材料，即采用高k电介质/金属栅极（HK/MG）结构代替栅氧化层/虚拟多晶硅栅极结构，以避免由多晶硅虚拟栅极引起的多晶硅耗尽效应、掺杂硼原子扩散和较高的栅极漏电流等问题。同时，N-MOS和P-MOS的功能不同，因此需要的不同结构的栅极。
金属栅极技术包括先形成栅（Gate-first）工艺和后形成栅（Gate-last）工艺。Gate-last工艺特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火步骤完成之后再形成金属栅极，其中去除多晶硅虚拟栅极（DPGR）是关键步骤之一。通常选用干法刻蚀去除多晶硅虚拟栅极，因为干法刻蚀比湿法刻蚀的效率高，刻蚀速率的变化不受掺杂的影响，然而在采用干法刻蚀去除多晶硅虚拟栅极的过程中会在形成的沟槽的中产生残留物，这将影响功函数金属层和金属电极层的形成。
现有技术中公开了一种去除虚拟栅极的方法，如图1A所示，提供半导体衬底100。在半导体衬底100上形成层间介电层（ILD0）101、NMOS虚拟栅极堆叠结构102N和PMOS金属栅极堆叠结构102P，其中，PMOS金属栅极堆叠结构102P由下而上依次包括高k介质层103、阻挡层104和PMOS金属栅极105，金属栅极105包括P型功函数金属层和金属电极层，金属电极层材料为Al金属层。NMOS虚拟栅极堆叠结构102N由下而上依次包括高k介质层103、阻挡层104和虚拟栅极106，虚拟栅极106的材料为未掺杂的多晶硅。形成的高k介质层103，可以有效地防止随后形成的功函数金属层向半导体衬底100中扩散，进而避免MOS的阈值电压增加。阻挡层104用于保护其下方的高k介质层103，阻挡层104的材料优选氮化钛。
如图1B所示，在层间介电层101、NMOS虚拟栅极堆叠结构102N和PMOS金属栅极堆叠结构102P上形成掩膜层107，所述掩膜层107材料优选氮化钛。在掩膜层107上形成图案化的光刻胶层108，以露出NMOS区域。
如图1C所示，根据图案化的光刻胶层108采用干法刻蚀去除NMOS区域中的掩膜层和NMOS虚拟栅极106，接着，采用灰化工艺去除光刻胶层108，得到栅极沟槽109。
如图1D所示，采用N-甲基吡咯烷酮溶液或者基于氟的气体去除栅极沟槽109中的残余物，以形成栅极沟槽110。
然而，根据现有技术制作具有金属栅极结构的互补金属氧化物半导体器件的工艺中，去除多晶硅虚拟栅极的工艺是后续形成金属栅极结构的关键步骤，因为，在分步刻蚀去除NMOS区域和PMOS区域的虚拟栅极的工艺过程中，在采用干法刻蚀去除NMOS区域中的多晶硅虚拟栅极的过程中会在形成的沟槽的中产生残留物，而后续的湿法清洗工艺或者干法刻蚀也不能完全去除这些残留物，残留在阻挡层和沟槽侧壁上的残留物将影响P型功函数金属层和金属电极的形成。残留物将成为增加产品表面缺陷密度的颗粒和污染物源，毁坏器件功能，影响器件的成品率和可靠性。同时，在进行光刻工艺和湿法清洗时，将会引起PMOS区域中的金属电极的损伤。
因此，需要一种新的方法，以解决在刻蚀去除NMOS区域的虚拟栅极时，避免在形成的沟槽中残留聚合物，同时，避免对PMOS区域中高k电介质/金属栅极结构中的铝金属层的化学损伤，以提高器件的整体的性能，提高半导体器件的良品率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括下列步骤，提供具有第一区域和第二区域的半导体衬底，所述第一区域包括金属栅极，所述第二区域包括虚拟栅极；在所述第一区域和所述第二区域上形成屏蔽氧化层和图案化的光刻胶层；根据图案化的光刻胶层刻蚀去除所述第二区域中的所述屏蔽氧化层和所述虚拟栅极，以形成沟槽；采用基于四氟化碳的气体处理所述沟槽；采用基于氮气和一氧化碳的混合气体处理所述沟槽。
优选地，所述金属栅极包括功函数金属层和金属电极层。
优选地，所述虚拟栅极的材料为多晶硅或者氮化硅或者无定型碳。
优选地，在所述图案化的光刻胶层和所述屏蔽氧化层之间还形成有掩膜层。
优选地，在所述半导体衬底上的所述金属栅极和所述虚拟栅极的两侧还形成有层间介电层。
优选地，所述屏蔽氧化层的厚度是10埃～200埃。
优选地，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
优选地，所述第一区域为NMOS区域，所述第二区域为PMOS区域。
优选地，刻蚀所述屏蔽氧化层和所述虚拟栅极的方法为干法刻蚀。
优选地，干法刻蚀采用的气体为基于氧气的气体。
优选地，干法刻蚀采用的气体为三氟化氮或者溴化氢或者四氟化碳。
优选地，所述掩膜层的材料为氮化钛。
综上所示，本发明的方法通过采用双步刻蚀后处理工艺（PET）以避免在刻蚀去除虚拟栅极之后，在虚拟栅极的原有位置形成的沟槽中残留聚合物，以提高半导体器件的整体性能，提高半导体的良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D为根据现有技术刻蚀去除NMOS虚拟栅极的相关步骤所获得的器件的剖面结构示意图；
图2A-2D为根据本发明一个实施方式刻蚀去除NMOS虚拟栅极的相关步骤所获得的器件的剖面结构示意图；
图3为根据本发明一个实施方式刻蚀去除NMOS虚拟栅极的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何采用刻蚀后处理工艺（PET）以解决在刻蚀去除NMOS区域的虚拟栅极之后，在虚拟栅极的原有位置形成的沟槽中产生残留聚合物的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
为了克服传统去除虚拟栅极时产生聚合物残留的问题，本发明提出采用双步刻蚀后处理工艺处理刻蚀形成的沟槽。参照图2A至图2D，示出根据本发明一个方面的实施例的相关步骤的剖视图。
如图2A所示，提供半导体衬底200，半导体半导体衬底200可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。半导体衬底200包括各种隔离结构，例如浅沟槽绝缘。半导体衬底200还可以包括有机半导体或者如Si/SiGe、绝缘体上硅（SOI）、或者绝缘体上SiGe（SGOI）的分层半导体。半导体衬底200上形成层间介电层（ILD0）201、NMOS区域和PMOS区域，该NMOS区域具有形成在均匀掺杂的沟道区上的虚拟栅极结构202，所述虚拟栅极结构202包括高k电介质层204、阻挡层205和形成于阻挡层205之上的虚拟栅极207，以及高k电介质层204、阻挡层205和虚拟栅极207两侧形成的栅极间隙壁，虚拟栅极207的材料可以为多晶硅或者为氮化硅或者无定型碳，其中，虚拟栅极207的材料优选未掺杂的多晶硅。虚拟栅极207的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。PMOS区域具有形成在均匀掺杂的沟道区上的金属栅极结构203，所述金属栅极结构202包括高k电介质层204、阻挡层205和形成于阻挡层205之上的金属栅极206，以及在高k电介质层、阻挡层205和金属栅极206两侧形成的栅极间隙壁。金属栅极206包括PMOS的功函数金属层和金属电极层，金属栅极材料包括铜、铝、TiN或TaN等，形成方法可以是CVD法或PVD法，其中，优选金属铝。具体形成金属栅极206的工艺为，刻蚀去除PMOS区域中的虚拟栅极，形成沟槽结构。间隙壁结构位于层间介电层201中且分别位于沟槽结构的两侧。然后，在沟槽结构中以及层间介电层201上形成金属栅极材料，即在沟槽结构中填充功函数金属层和金属电极层作为金属栅极。最后采用化学机械研磨（CMP）使金属栅极以及层间介电层201的顶部齐平，暴露出金属栅极，以在PMOS区域形成金属栅极206。高k电介质的材料可以选择为但不限于HfOx、HfSiOx、HfSiNOx、HfZrOx，高度大约为5～25埃。阻挡层205可能为一含硅层、一含碳层、一含氮层、一含氢层或一金属或金属化合物层。金属或金属化合物层的材质例如钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。阻挡层借由如物理气相沉积、原子层沉积、旋转涂布(spin-on)沉积或其它适当方法的制程所形成。阻挡层可于介于-40～400℃的温度与约介于0.1～100毫托(mTorr)的压力下形成。此外，阻挡层亦可能包括多个膜层。栅极间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者他们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成。
如图2B所示，在层间介电层201、金属栅极206和虚拟栅极207上形成屏蔽氧化层（Screen Oxide）208，其厚度范围为10埃～200埃，屏蔽氧化层的材料可以为氧化硅，采用热氧化法制备氧化硅层。在屏蔽氧化层208上形成具有图案的掩膜层（未示出）和光刻胶层209，掩膜层制备的方法可选用CVD或PVD，掩膜层材料优选氮化钛，厚度可为10埃～500埃。在屏蔽氧化层208上形成所述掩膜层和图案化的光刻胶209（可以含有或不含有底部抗反射涂层），所述图案化的掩膜层和光刻胶层覆盖PMOS区域露出NMOS区域。或者，在屏蔽氧化层208上形成具有图案的光刻胶层209（可以含有或不含有底部抗反射涂层），所述图案化的光刻胶层覆盖PMOS区域露出NMOS区域。
如图2C所示，根据图案化的光刻胶层209刻蚀去除NMOS区域中的屏蔽氧化层和虚拟栅极207，在虚拟栅极207的原有位置形成沟槽结构210。可以采用干法刻蚀去除虚拟栅极207，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于氧气（O2-based）的气体，可以减少层间介电层201的损耗。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现多晶硅的干法刻蚀。作为一个实例，采用等离子体刻蚀工艺，采用的刻蚀气体为基于氧气（O2-based）的气体，刻蚀气体的流量范围可为50立方厘米/分钟(sccm)～150立方厘米/分钟(sccm)，反应室内压力可为5毫托(mTorr)～20毫托(mTorr)。其中，干法刻蚀的刻蚀气体还可以是溴化氢气体、四氟化碳气体或者三氟化氮气体。为了确保刻蚀结构具有较好的侧壁形状，在刻蚀过程中还可以产生一定的附着于刻蚀结构侧壁上的聚合物。然后，去除金属硬掩膜层和图案化的光刻胶层209，可以采用灰化工艺进行去除，以露出屏蔽氧化层208。
如图2D所示，采用双步刻蚀后处理（PET）工艺以去除残留在沟槽210中的聚合物，以形成沟槽211。其中，所述双步刻蚀后处理工艺包括两步等离子体处理的方法。第一次等离子体处理为采用基于四氟化碳的气体对沟槽210进行等离子处理。在本实施例中，所用的基于四氟化碳气体，其可以刻蚀掉残留在沟槽210中的聚合物，作为一个实例，向刻蚀反应腔内通入四氟化碳气体进行刻蚀，刻蚀反应腔内只有偏置功率，高频偏置功率为900～1100瓦，低频偏置功率为250～350瓦，偏置功率用于控制等离子体刻蚀的方向性，较高的偏置功率加重等离子体中的离子轰击。第二次等离子体处理为采用基于氮气和一氧化碳的混合气体对沟槽210进行等离子体处理。在本实施例中，所用的基于氮气和一氧化碳的混合气体，其可以清除掉由基于四氟化碳气体刻蚀掉的聚合物，完全去除掉沟槽210中的残留聚合物。第二等离子体处理可以在室温下进行，所用的功率为400W～800W之间，处理的时间范围为5s～30s之间，所通入的气体的流量在300立方厘米/分钟(sccm)～800立方厘米/分钟(sccm)，反应室内压力可为50毫托(mTorr)～200毫托(mTorr)。为了达到更好的去除效果，提高去除效率，在第一等离子体处理和第二等离子体处理过程中，还可以通入一些添加气体，例如氮气、氩气或者氨气等。
优选地，在本发明中，刻蚀去除半导体器件中的虚拟栅极的工艺顺序还可以是，首先提供一半导体衬底，在半导体衬底上形成层间介电层（ILD0），NMOS区域和PMOS区域。在PMOS区域中形成第一高k电介质层/虚拟栅极，并且在第一高k电介质层/虚拟栅极的两侧形成栅极间隙壁结构。在NMOS区域中形成第二高k电介质层/金属栅极，并且在第二高k电介质层/金属栅极的两侧形成栅极间隙壁结构。对半导体进行化学机械研磨(CMP)，以去除NMOS区域中多余的金属栅极材料，直到露出层间介电层则停止化学机械研磨。其次，在层间介电层、虚拟栅极和金属栅极上形成屏蔽氧化层，进行图案化工艺，在屏蔽氧化层上形成掩膜层和图案化的光刻胶层，以覆盖住NMOS区域露出PMOS区域。然后，根据图案化的光刻胶层采用干法刻蚀去除PMOS区域中的屏蔽氧化层和虚拟栅极，在虚拟栅极原有位置形成沟槽结构，去除图案化的光刻胶层和掩膜层。接着，采用双步刻蚀后处理（PET）工艺以去除残留在沟槽中的聚合物。其中，所述刻蚀后处理工艺包括两步等离子体处理的方法。第一次等离子体处理为利用基于四氟化碳的气体对沟槽进行等离子处理，第二次等离子体处理为利用基于氮气和一氧化碳的混合气体对沟槽进行等离子体处理。
参照图3，其中示出了根据本发明一个实施方式去除NMOS虚拟栅极的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供一半导体衬底，在半导体衬底上形成有层间介电层（ILD0），NMOS区域中的虚拟栅极结构和PMOS区域中金属栅极结构。所述虚拟栅极结构包括高k电介质层、阻挡层和虚拟栅极，以及在高k电介质层、阻挡层和虚拟栅极两侧形成的栅极间隙壁结构。所述金属栅极结构包括高k电介质层、阻挡层和金属栅极，以及在高k电介质层、阻挡层和金属栅极两侧形成的栅极间隙壁结构。对半导体进行化学机械研磨，以去除多余的金属栅极材料，使层间介电层暴露出来。
在步骤302中，在层间介电层、虚拟栅极和金属栅极上形成屏蔽氧化层，进行图案化工艺，在屏蔽氧化层上形成掩膜层和图案化的光刻胶层，以覆盖住PMOS区域露出NMOS区域。
在步骤303中，根据图案化的光刻胶层采用干法刻蚀去除NMOS区域中的屏蔽氧化层和虚拟栅极，在虚拟栅极原有位置形成沟槽结构，其中刻蚀气体为采用基于氧气的刻蚀气体。然后，去除图案化的光刻胶层和金属硬掩膜层。
在步骤304中，采用刻蚀后处理（PET）工艺以去除残留在沟槽中的聚合物。其中，所述刻蚀后处理工艺包括两步等离子体处理的方法。第一次等离子体处理为利用基于四氟化碳的气体对沟槽进行等离子处理，第二次等离子体处理为利用基于氮气和一氧化碳的混合气体对沟槽,进行等离子体处理。
综上所示，本发明的方法通过采用双步刻蚀后处理（PET）工艺处理在刻蚀去除虚拟栅极的原有位置形成的沟槽，以解决在刻蚀去除NMOS区域的虚拟栅极时，避免在形成的沟槽中残留聚合物，同时，避免对PMOS区域中高k电介质/金属栅极结构中的铝金属层的化学损伤，以提高器件的整体的性能，提高半导体器件的良品率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种制作半导体器件的方法，包括：
提供具有第一区域和第二区域的半导体衬底，所述第一区域包括金属栅极，所述第二区域包括虚拟栅极；
在所述第一区域和所述第二区域上形成屏蔽氧化层和图案化的光刻胶层；
根据图案化的光刻胶层刻蚀去除所述第二区域中的所述屏蔽氧化层和所述虚拟栅极，以形成沟槽；
采用基于四氟化碳的气体处理所述沟槽；
采用基于氮气和一氧化碳的混合气体处理所述沟槽，通过所述两次处理去除残留在所述沟槽中的聚合物的同时，避免对所述金属栅极的化学损伤。
2.如权利要求1所述的方法，其特征在于，所述金属栅极包括功函数金属层和金属电极层。
3.如权利要求1所述的方法，其特征在于，所述虚拟栅极的材料为多晶硅或者氮化硅或者无定型碳。
4.如权利要求1所述的方法，其特征在于，在所述图案化的光刻胶层和所述屏蔽氧化层之间还形成有掩膜层。
5.如权利要求1所述的方法，其特征在于，在所述半导体衬底上的所述金属栅极和所述虚拟栅极的两侧还形成有层间介电层。
6.如权利要求1所述的方法，其特征在于，所述屏蔽氧化层的厚度是10埃～200埃。
7.如权利要求1所述的方法，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
8.如权利要求1所述的方法，其特征在于，所述第一区域为NMOS区域，所述第二区域为PMOS区域。
9.如权利要求1所述的方法，其特征在于，刻蚀所述屏蔽氧化层和所述虚拟栅极的方法为干法刻蚀。
10.如权利要求9所述的方法，其特征在于，干法刻蚀采用的气体为基于氧气的气体。
11.如权利要求9所述的方法，其特征在于，干法刻蚀采用的气体为三氟化氮或者溴化氢或者四氟化碳。
12.如权利要求4所述的方法，其特征在于，所述掩膜层的材料为氮化钛。
CN201310190108.7A 2013-05-21 2013-05-21 一种制作半导体器件的方法 Active CN104183477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310190108.7A CN104183477B (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310190108.7A CN104183477B (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Publications (2)

Publication Number Publication Date
CN104183477A CN104183477A (zh) 2014-12-03
CN104183477B true CN104183477B (zh) 2017-11-14

Family

ID=51964437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310190108.7A Active CN104183477B (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN104183477B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513964B (zh) * 2014-09-24 2019-12-31 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105826177B (zh) * 2015-01-06 2018-11-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105826262B (zh) * 2015-01-08 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105826259B (zh) * 2015-01-08 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105845628A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106486424B (zh) * 2015-08-26 2019-11-12 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621033A (zh) * 2008-07-04 2010-01-06 中芯国际集成电路制造(上海)有限公司 刻蚀闪存中介电存储层的方法
CN102013395A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 处理沟槽及形成umos晶体管的方法
CN102881583A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种改善双大马士革工艺中缺陷的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030214B2 (en) * 2010-02-19 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621033A (zh) * 2008-07-04 2010-01-06 中芯国际集成电路制造(上海)有限公司 刻蚀闪存中介电存储层的方法
CN102013395A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 处理沟槽及形成umos晶体管的方法
CN102881583A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种改善双大马士革工艺中缺陷的方法

Also Published As

Publication number Publication date
CN104183477A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
US10978350B2 (en) Structure and method for metal gates with roughened barrier layer
US9761684B2 (en) Method and structure for metal gates
KR102265824B1 (ko) 노치형 게이트 구조물 제조
TWI495106B (zh) 鰭式場效電晶體及其製造方法
US10985072B2 (en) Etch profile control of polysilicon structures of semiconductor devices
CN104183477B (zh) 一种制作半导体器件的方法
CN101661904A (zh) 半导体元件及其制造方法
TW202002301A (zh) 半導體結構形成方法
US11652005B2 (en) Semiconductor device with cut metal gate and method of manufacture
US20230411494A1 (en) High Aspect Ratio Gate Structure Formation
CN109390235B (zh) 半导体结构及其形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN107346783B (zh) 半导体结构及其制造方法
TW202017014A (zh) 半導體元件的形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
US20220367288A1 (en) Fin isolation structures of semiconductor devices
US9484204B2 (en) Transistor and method for forming the same
KR20170128170A (ko) 삽입 층을 구비한 반도체 구조체 및 이를 제조하는 방법
CN109148296B (zh) 半导体结构及其形成方法
CN108807377B (zh) 半导体器件及其形成方法
CN107978514B (zh) 晶体管及其形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN106653693B (zh) 改善核心器件和输入输出器件性能的方法
CN104241109A (zh) 一种制作半导体器件的方法
CN104465378A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant