CN102881583A - 一种改善双大马士革工艺中缺陷的方法 - Google Patents
一种改善双大马士革工艺中缺陷的方法 Download PDFInfo
- Publication number
- CN102881583A CN102881583A CN2012103436672A CN201210343667A CN102881583A CN 102881583 A CN102881583 A CN 102881583A CN 2012103436672 A CN2012103436672 A CN 2012103436672A CN 201210343667 A CN201210343667 A CN 201210343667A CN 102881583 A CN102881583 A CN 102881583A
- Authority
- CN
- China
- Prior art keywords
- layer
- dual damascene
- damascene process
- etching
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造领域，尤其涉及一种改善双大马士革工艺中缺陷的方法。本发明提出一种改善双大马士革工艺中缺陷的方法，通过在沟槽刻蚀工艺中增加一步在高压力高频射频环境下，以CO/N2混合气体主蚀刻气体的工艺步骤，利用CO吸收主反应气体F的同时，N2在已经开出的沟槽的侧壁上形成C-N保护层，该保护层在后续的刻蚀工艺中，能有效的改善侧墙的kink或bowing等特定缺陷，进而有利于后续埋层及Cu填充工艺，减少填充和研磨缺陷，提高产品良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种改善双大马士革工艺中缺陷的方法。
背景技术
目前，在40纳米及其以下节点的半导体后段制程（Back End Of Line ，简称BEOL）一倍设计规格的双大马士革结构（1XDD）工艺中，超低介电常数（Ultra-low K，简称ULK）材质配合金属硬质掩模（Metal Hard Mask ，简称MHM）的结构被越来越多的采用。
由于考虑到40纳米及其以下技术节点的后段制程对金属绝缘性的高要求（低介电常数材料），业界大多采用5～15纳米氮化钛（TiN）层上下结合加以20～40纳米的氧化层作为硬质掩膜，且在该硬质掩膜的下面就是介电常数K值为2.4～2.6 的超低介电常数层。
图1-5为本发明背景技术中传统的半导体后段制程一倍设计规格的双大马士革工艺的流程结构示意图；如图1-5所示，首先，在制备有铜（Cu）金属层12的介电质11的上表面上从下至上顺序依次覆盖有停止层（stop layer）13、ULK层14、第一氧化物层15、TiN层16、第二氧化物层17和垫氧化物层（Pad OX）18，采用光刻、刻蚀工艺依次刻蚀垫氧化物层（Pad OX）18、第二氧化物层17和TiN层16，并部分去除第一氧化物层15，于剩余的垫氧化物层（Pad OX）181、剩余的第二氧化物层171、剩余的TiN层161和剩余的第一氧化物层151中形成沟槽结构19；然后，沉积PV层20充满沟槽结构19并覆盖剩余的垫氧化物层（Pad OX）181的上表面，涂布光刻胶，曝光、显影后形成具有通孔结构21的光阻22，并以该光阻22为掩膜刻蚀进行通孔刻蚀工艺后，去除光阻22和剩余的PV层；最后，以剩余的垫氧化物层181和剩余的第二氧化物层171为掩膜刻蚀进行沟槽刻蚀工艺，并将通孔的底部打通至铜金属层12中，进而形成沟槽23。
图6为本发明背景技术中传统的半导体后段制程一倍设计规格的双大马士革工艺的中形成的缺陷的放大结构示意图；如图6所示，由于ULK层为含有大量气孔（porous）的特殊结构，在蚀刻过程中等离子体（plasma） 在垂直向下的蚀刻的同时，在侧向上对会对ULK造成较大的损伤，而且随着蚀刻时间的推进，首先接触到等离子体的侧面的损伤就越大，即越靠近第一氧化物层的ULK的损失越多。在蚀刻工艺完成后，最后剩余的ULK层142在与最后剩余的第一氧化物层152结合的地方24会形成一个显著的缺陷，通常称之为“KINK”，一般达到KINK的值能达到5nm，造成该缺陷会严重降低后续埋层（barrier）及Cu的填充效果和研磨结果，造成产品良率的见底。
发明内容
针对上述存在的问题，本发明揭示了一种改善双大马士革工艺中缺陷的方法，主要是通过在沟槽刻蚀工艺中增加一步在高压力高频射频环境下，以CO/N2混合气体主蚀刻气体的工艺步骤，以改善双大马士革工艺中的KINK缺陷。
本发明的目的是通过下述技术方案实现的：
一种改善双大马士革工艺中缺陷的方法，其中，包括以下步骤：
步骤S1：在一制备有底部金属的半导体结构的上表面上，从下至上顺序依次沉积介电质层、氧化物层和金属层；
步骤S2：刻蚀所述金属层至所述氧化物层中，形成沟槽图形；
步骤S3：以剩余的金属层为掩膜，在高压力高射频的环境下，采用CO/N2混合气体为主刻蚀气体刻蚀剩余的氧化物层至所述介电质层中，形成沟槽结构；其中，该所述沟槽结构位于剩余的介电质层中的底部和侧边上形成有C-N保护层；
步骤S4：继续刻蚀保护层和剩余的介电质层至所述底部金属中。
上述的改善双大马士革工艺中缺陷的方法，其中，所述半导体结构还包括底部介质层和停止层，所述底部金属贯穿所述底部介质层，所述停止层覆盖所述底部金属和所述底部介质层的上表面，所述超低介电常数介电质层覆盖所述停止层的上表面。
上述的改善双大马士革工艺中缺陷的方法，其中，所述金属层的材质为TiN。
上述的改善双大马士革工艺中缺陷的方法，其中，氧化物层的材质为SiON。
上述的改善双大马士革工艺中缺陷的方法，其中，所述步骤S3和所述步骤S4中的刻蚀工艺时间比为1：2。
上述的改善双大马士革工艺中缺陷的方法，其中，所述步骤S3中的刻蚀工艺条件为：压力300mT，射频功率为500W，CO：N2为200：150。
上述的改善双大马士革工艺中缺陷的方法，其中，所述步骤S3中的刻蚀时间为10s。
上述的改善双大马士革工艺中缺陷的方法，其中，所述介电质层的介电常数为2.3-2.6。
上述的改善双大马士革工艺中缺陷的方法，其中，所述步骤S4的刻蚀条件为常规的沟槽刻蚀工艺条件。
上述的改善双大马士革工艺中缺陷的方法，其中，所述底层金属的材质为铜。
综上所述，本发明一种改善双大马士革工艺中缺陷的方法，通过在沟槽刻蚀工艺中增加一步在高压力高频射频环境下，以CO/N2混合气体主蚀刻气体的工艺步骤，利用CO吸收主反应气体F的同时，N2在已经开出的沟槽的侧壁上形成C-N保护层，该保护层在后续的刻蚀工艺中，能有效的改善侧墙的kink或bowing等特定缺陷，进而有利于后续埋层及Cu填充工艺，减少填充和研磨缺陷，提高产品良率。
附图说明
图1-5为本发明背景技术中传统的半导体后段制程一倍设计规格的双大马士革工艺的流程结构示意图；
图6为本发明背景技术中传统的半导体后段制程一倍设计规格的双大马士革工艺的中形成的缺陷的放大结构示意图；
图7-10为本发明一种改善双大马士革工艺中缺陷的方法的流程结构示意图；
图11为本发明一种改善双大马士革工艺中缺陷的方法中形成的缺陷的放大结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图7-10为本发明一种改善双大马士革工艺中缺陷的方法的流程结构示意图；
如图7-10所示，本发明一种改善双大马士革工艺中缺陷的方法：
首先，在制备有底部铜金属32的底部介质层31的上表面从下至上顺序依次沉积材质为NDC等的停止层33、介电常数为2.3-2.6的介电质层34、材质为碳硅氧氢化物（SiCOH）的氧化物层35和材质为TiN的金属层36，形成如图7所示的结构。
其次，采用光刻、刻蚀工艺，刻蚀金属层36至氧化物层35中，形成如图8所示的贯穿剩余金属层361至剩余氧化物层351中的沟槽图形37。
之后，进行第一步刻蚀工艺，以剩余金属层361为掩膜，在压力为300mT、射频功率为500W环境条件下，采用200：150的CO：N2为主包含F等气体的混合气体，对剩余氧化物层351和介电质层34进行10s的刻蚀工艺，形成如图9所示的沟槽结构38；由于，在刻蚀工艺中，CO吸收主反应气体F的同时，N2与介电质层中的C进行反应，于沟槽结构的底部和侧壁上生成C-N保护层39；其中，沟槽结构38贯穿剩余金属层361和再次刻蚀剩余氧化物层352至剩余介电质层341。
最后，进行第二步刻蚀工艺，采用常规的沟槽刻蚀工艺条件，进行20s的刻蚀工艺，以刻蚀剩余的介电质层341和停止层33至底部金属32中，形成如图10所示的沟槽40；其中，沟槽40贯穿剩余金属层361、再次刻蚀剩余氧化物层352、再次刻蚀剩余介电质层342和剩余停止层331至剩余底部金属321中。
图11为本发明一种改善双大马士革工艺中缺陷的方法中形成的缺陷的放大结构示意图；如图11所示，由于在进行第一步刻蚀工艺时形成的C-N保护层39，该保护层39在第二步刻蚀工艺时会保护侧壁不被较多刻蚀，使得沟槽刻蚀工艺后形成的KINK缺陷41的值为2.5nm左右，即有效的改善了刻蚀工艺中的KINK缺陷。
综上所述，由于采用了上述技术方案，本发明实施例提出一种改善双大马士革工艺中缺陷的方法，通过在沟槽刻蚀工艺中增加一步在高压力高频射频环境下，以CO/N2混合气体主蚀刻气体的工艺步骤，利用CO吸收主反应气体F的同时，N2在已经开出的沟槽的侧壁上形成C-N保护层，该保护层在后续的刻蚀工艺中，能有效的改善侧墙的kink或bowing等特定缺陷，进而有利于后续埋层及Cu填充工艺，减少填充和研磨缺陷，提高产品良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种改善双大马士革工艺中缺陷的方法，其特征在于，包括以下步骤：
步骤S1：在一制备有底部金属的半导体结构的上表面上，从下至上顺序依次沉积介电质层、氧化物层和金属层；
步骤S2：刻蚀所述金属层至所述氧化物层中，形成沟槽图形；
步骤S3：以剩余的金属层为掩膜，在高压力高射频的环境下，采用CO/N2混合气体为主刻蚀气体刻蚀剩余的氧化物层至所述介电质层中，形成沟槽结构；其中，该所述沟槽结构位于剩余的介电质层中的底部和侧边上形成有C-N保护层；
步骤S4：继续刻蚀保护层和剩余的介电质层至所述底部金属中。
2.根据权利要求1所述的改善双大马士革工艺中缺陷的方法，其特征在于，所述半导体结构还包括底部介质层和停止层，所述底部金属贯穿所述底部介质层，所述停止层覆盖所述底部金属和所述底部介质层的上表面，所述超低介电常数介电质层覆盖所述停止层的上表面。
3.根据权利要求1所述的改善双大马士革工艺中缺陷的方法，其特征在于，所述金属层的材质为TiN。
4.根据权利要求1所述的改善双大马士革工艺中缺陷的方法，其特征在于，氧化物层的材质为SiON。
5.根据权利要求1所述的改善双大马士革工艺中缺陷的方法，其特征在于，所述步骤S3和所述步骤S4中的刻蚀工艺时间比为1：2。
6.根据权利要求1-5中任意一项所述的改善双大马士革工艺中缺陷的方法，其特征在于，所述步骤S3中的刻蚀工艺条件为：压力300mT，射频功率为500W，CO：N2为200：150。
7.根据权利要求6所述的改善双大马士革工艺中缺陷的方法，其特征在于，所述步骤S3中的刻蚀时间为10s。
8.根据权利要求6所述的改善双大马士革工艺中缺陷的方法，其特征在于，所述介电质层的介电常数为2.3-2.6。
9.根据权利要求6所述的改善双大马士革工艺中缺陷的方法，其特征在于，所述步骤S4的刻蚀条件为常规的沟槽刻蚀工艺条件。
10.根据权利要求6所述的改善双大马士革工艺中缺陷的方法，其特征在于，所述底层金属的材质为铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103436672A CN102881583A (zh) | 2012-09-17 | 2012-09-17 | 一种改善双大马士革工艺中缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103436672A CN102881583A (zh) | 2012-09-17 | 2012-09-17 | 一种改善双大马士革工艺中缺陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102881583A true CN102881583A (zh) | 2013-01-16 |
Family
ID=47482867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012103436672A Pending CN102881583A (zh) | 2012-09-17 | 2012-09-17 | 一种改善双大马士革工艺中缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102881583A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183477A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN111933578A (zh) * | 2020-09-24 | 2020-11-13 | 南京晶驱集成电路有限公司 | 半导体结构的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284657B1 (en) * | 2000-02-25 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formation for copper damascene type interconnects |
| CN102031525A (zh) * | 2009-09-29 | 2011-04-27 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
| CN102403269A (zh) * | 2011-11-30 | 2012-04-04 | 上海华力微电子有限公司 | 干法刻蚀第一金属层的方法 |
-
2012
- 2012-09-17 CN CN2012103436672A patent/CN102881583A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284657B1 (en) * | 2000-02-25 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formation for copper damascene type interconnects |
| CN102031525A (zh) * | 2009-09-29 | 2011-04-27 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
| CN102403269A (zh) * | 2011-11-30 | 2012-04-04 | 上海华力微电子有限公司 | 干法刻蚀第一金属层的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183477A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN104183477B (zh) * | 2013-05-21 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN111933578A (zh) * | 2020-09-24 | 2020-11-13 | 南京晶驱集成电路有限公司 | 半导体结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101366116B (zh) | 制造厚布线结构的双镶嵌工艺 | |
| CN102779780B (zh) | 一种形成无负载效应大尺寸沟槽的方法 | |
| CN103377913A (zh) | 开口的形成方法 | |
| CN102881639A (zh) | 一种改善双大马士革工艺中kink缺陷的方法 | |
| CN105789111A (zh) | 半导体结构的形成方法 | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| CN102881583A (zh) | 一种改善双大马士革工艺中缺陷的方法 | |
| CN103377991B (zh) | 沟槽的形成方法 | |
| CN104465506B (zh) | 铜互连中空气隙的形成方法 | |
| CN101958273B (zh) | 在晶圆上构造铜金属线的方法和铜的cmp方法 | |
| CN101192513A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN104851835A (zh) | 金属互连结构及其形成方法 | |
| CN102437089B (zh) | 一种铜后道互连工艺 | |
| CN102054734B (zh) | 提高晶圆沟道填充能力的方法 | |
| CN103515353B (zh) | 一种光刻胶填充式金属互连结构及其制造方法 | |
| CN102751233B (zh) | 互连结构形成方法 | |
| CN102820258A (zh) | 一种具有超低介电常数层的铜双大马士革结构的方法 | |
| CN102881630A (zh) | 超低介电常数层的制作方法 | |
| KR20080001714A (ko) | 반도체 소자의 제조방법 | |
| CN102592993B (zh) | 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法 | |
| CN104979272B (zh) | 互连结构及其形成方法 | |
| CN105225941A (zh) | 改善低介电常数材质Kink缺陷的方法 | |
| CN103137543A (zh) | 实现浅沟槽隔离的工艺方法 | |
| CN105304554B (zh) | 互连结构的形成方法 | |
| CN102446825A (zh) | 一种去除金属层冗余金属填充的制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130116 |