CN102592993B - 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法 - Google Patents

提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法 Download PDF

Info

Publication number
CN102592993B
CN102592993B CN201110005058.1A CN201110005058A CN102592993B CN 102592993 B CN102592993 B CN 102592993B CN 201110005058 A CN201110005058 A CN 201110005058A CN 102592993 B CN102592993 B CN 102592993B
Authority
CN
China
Prior art keywords
chemical
mechanical planarization
metal level
metal
hole area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110005058.1A
Other languages
English (en)
Other versions
CN102592993A (zh
Inventor
杨涛
赵超
李俊峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongkehanyun Semiconductor Co ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110005058.1A priority Critical patent/CN102592993B/zh
Priority to US13/377,889 priority patent/US8409986B2/en
Priority to PCT/CN2011/000692 priority patent/WO2012094782A1/zh
Publication of CN102592993A publication Critical patent/CN102592993A/zh
Application granted granted Critical
Publication of CN102592993B publication Critical patent/CN102592993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，在进行用于形成金属插塞的化学机械平坦化工艺之前，采用一步金属刻蚀工艺，使得通孔区与非通孔区的金属层的高度落差大幅减小，因此，较小的高度落差对后续的化学机械平坦化工艺过程的影响也会大大减轻，从而在研磨过程中，高度落差不会传递至随后形成的金属插塞上，极大地减小金属插塞顶部的凹陷，得到了平坦的金属插塞顶部，从而提高器件电学性能和成品率。

Description

提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法
技术领域
本发明涉及一种制造半导体器件的工艺方法，特别地涉及一种提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法。
背景技术
高K/金属栅工程在45纳米技术节点上的成功应用，使其成为30纳米以下技术节点不可缺少的关键模块化工程。目前，只有坚持高K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米技术节点的量产上取得了成功。近年来，紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前研发重点由高K/先金属栅(gate first)转向gate last。
对于gate last工程，其中的化学机械平坦化(CMP)工艺的开发被业界认为最具挑战性。在gate last工程中，第一代技术需要2道CMP工艺，分别是打开多晶栅顶的poly openingpolish nitride CMP(POP CMP)和针对金属栅的metal gate CMP。在第二代技术中，除上述两道CMP工艺外，增加了W-Al bufferCMP工艺的要求，研磨后示意图见图1。该CMP工艺是在metalgate CMP形成铝栅10之后，在源漏区上方刻蚀贯通的接触通孔，而后通过CVD工艺将金属钨(W)填入通孔内，再通过CMP工艺，移除多余的钨，形成钨塞11。该CMP工艺对CMP技术提出了诸多挑战，比如金属W、Al以及氧化物的选择比，W、Al的电化学腐蚀问题，以及在抛光多种材料共存时遇到的材料凹陷(dishing)问题等。
随技术节点不断缩小，在45纳米以下，常规CMP在如何提高晶圆芯片内部研磨均匀性(within in die uniformity)方面遇到了极大挑战。晶圆芯片内部研磨均匀性是CMP工艺后一个很重要的制程指标。在接触通孔刻蚀好后，通过CVD工艺将金属钨填充进通孔中。由于器件密度较大，且通孔深度在之间，因此在金属钨层12淀积后，通孔区和非通孔区顶部的金属钨厚度落差h可达甚至更高，见图2。如果采用常规金属钨CMP技术，这种较大的厚度落差会一直遗传到CMP工艺结束，从而导致钨塞顶部产生凹陷13，见图3。这种钨塞顶部凹陷，非常不利于下一步铜(Cu)连线的连接，甚至会造成钨塞和铜连线的断路。常规的钨CMP为解决此问题，会通过一步氧化物研磨来使钨塞能够凸出一些。而由图1可见，此钨塞结构不同于45纳米之前的工艺结构，相对薄的氧化物隔离层厚度使得CMP工艺调整窗口非常小。氧化物研磨虽然可凸出钨塞，但也会使金属栅电极凸出，从而能大大增加金属栅之间或金属栅与钨塞间的漏电流，降低器件的电学性能，甚至导致低的良率。
因此，需要一种有效的后栅工程中的金属插塞化学机械平坦化方法，既能满足晶圆芯片内部对于化学机械平坦化的均匀性的要求，又能确保器件的各项性能。
发明内容
本发明提供了一种金属刻蚀与常规金属CMP结合应用的方法，提高了后栅工程中金属插塞化学机械平坦化工艺均匀性的方法。
本发明提供一种提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，包括：
提供一衬底，位于所述衬底上的金属栅极，以及位于相邻的所述金属栅极之间的通孔区；
沉积金属层于所述衬底上，所述金属层至少能够完全填充所述通孔区，所述通孔区的所述金属层的上表面与所述通孔区以外的所述金属层的最高处之间存在高度差，所述高度差的绝对值记为H；
采用一化学机械平坦化工艺，对所述金属层进行平坦化处理，去除所述通孔区以外的所述金属层，使所述金属层仅位于所述通孔区中，从而形成具有平坦顶部的金属插塞；
其中，在所述化学机械平坦化工艺之前，进行如下步骤：
在沉积所述金属层之后，在所述衬底上涂覆光刻胶，通过光掩模进行曝光，形成一光刻胶图案，所述光刻胶图案覆盖所述通孔区的所述金属层，暴露出所述通孔区以外的所述金属层；
采用一刻蚀工艺，对暴露出的所述通孔区以外的所述金属层进行刻蚀，所述刻蚀工艺的刻蚀深度小于或等于H；
在所述刻蚀工艺之后，所述通孔区的所述金属层的上表面与所述通孔区以外的所述金属层的最高处之间存在的高度差被减小；
采用一去胶工艺，去除所述衬底上的所述光刻胶图案。
在本发明的方法中，所述金属层的材料包括钨；
在本发明的方法中，在沉积所述金属层之前，还包括在所述通孔区内形成阻挡层的工艺；所述阻挡层为钛/氮化钛的叠层；
在本发明的方法中，所述刻蚀工艺中的主刻蚀气体包括Cl2、BCl3、Ar中的一种或多种；
在本发明的方法中，所述刻蚀工艺中的辅助添加气体包括N2；
在本发明的方法中，所述化学机械平坦化工艺为基于金属钨的化学平坦化工艺；
在本发明的方法中，所述化学机械平坦化工艺中的抛光液包括酸性或碱性Al2O3基研磨液，或者，酸性或碱性SiO2基研磨液；
在本发明的方法中，所述化学机械平坦化工艺中的抛光液包括酸性或碱性无研磨粒子研磨液；
在本发明的方法中，所述化学机械平坦化工艺中的抛光垫包括硬抛光垫或软抛光垫。
本发明的优点在于：在进行金属层的化学机械平坦化工艺之前，采用一步金属刻蚀工艺，使得通孔区与非通孔区的金属层的高度落差大幅减小，因此，较小的高度落差对后续的化学机械平坦化工艺过程的影响也会大大减轻，从而在研磨过程中，高度落差不会传递至随后形成的金属插塞上，极大地减小金属插塞顶部的凹陷，得到了平坦的金属插塞顶部，从而提高器件电学性能和成品率。
附图说明
图1理想的W-Al buffer CMP工艺后的器件结构；
图2常规的W-Al buffer CMP工艺前金属钨层的高度差；
图3常规的W-Al buffer CMP工艺后的凹陷；
图4衬底上的金属栅和通孔区；
图5在衬底上沉积金属层；
图6形成光刻胶图案；
图7进行金属刻蚀；
图8完成金属刻蚀以及去胶后的器件表面；
图9完成CMP之后具有平坦顶部的金属插塞。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。
首先，参见附图4，在后栅工程中，提供一衬底1，衬底1上具有金属栅极2，以及位于相邻金属栅极2之间的一个或者多个通孔区3。衬底1可以是半导体器件中常见的各种衬底，例如硅、砷化镓等；金属栅极2的材料包括但不限于铝，还可以采用其它适用于制造栅极的金属。一般而言，金属栅极2的高度为
在衬底1的表面沉积金属层4，参见附图5。沉积金属层4的工艺可以采用CVD、PVD、ALD等工艺，金属层4的材料包括但不限于钨，还可以是其他适合于制造插塞的材料，例如铝、钛铝合金、钛氮铝合金。如果金属层4的材料为钨，可选地，在该步沉积金属层4的工艺之前，在通孔区3内形成阻挡层，阻挡层为钛/氮化钛(Ti/TiN)的叠层。金属层4的沉积厚度使其至少能够完全填充通孔区3，也即金属层4的沉积厚度不会小于金属栅极2的高度。由于器件结构和沉积工艺的影响，位于通孔区3的金属层4的上表面为整个金属层4的最低位置，而位于通孔区3之外也即非通孔区的金属层4的上表面为整个金属层4的最高位置，位于通孔区3的金属层4的上表面与通孔区3以外的金属层4的最高处之间存在高度差，该高度差的绝对值记为H，而H的值通常不会小于金属栅极2的高度，一般在
在金属层4沉积完成之后，对整个衬底1涂覆光刻胶；通过选择合适光掩模，再经过曝光、显影，形成一光刻胶图案5，光刻胶图案5将位于非通孔区的金属层4暴露出来，但是覆盖在位于通孔区3的金属层4之上，参见附图6。
采用一刻蚀工艺，根据高度落差H的数值选择合适的金属刻蚀条件和刻蚀时间，对暴露出来的非通孔区的金属层4进行刻蚀处理，刻蚀深度小于或等于H，参见附图7，图中箭头所指即为刻蚀工艺消减金属层4的方向。刻蚀工艺采用各向异性的干法刻蚀工艺，根据金属层3的材料，主刻蚀气体包括Cl2、BCl3、Ar中的一种或多种，辅助添加气体包括N2。然后，通过去胶工艺，参见附图8，采用湿法腐蚀或干法刻蚀去除掉光刻胶图案5，并将整个衬底1进行干燥；为了保证金属层4性能完好，去胶工艺中的去胶条件不应对金属层4有破坏作用。在此次刻蚀工艺之后，位于通孔区3的金属层4的上表面与通孔区3以外的金属层4的最高处之间存在的高度差H被减小。
接下来，采用一化学机械平坦化工艺，对金属层4进行平坦化处理，完全去除位于通孔区3之外的金属层4，使金属层4只存在于通孔区3之中，同时也暴露出了金属栅极2，由此获得了具有平坦顶部的金属插塞6，参见附图9。根据金属层4的材料，该步化学机械平坦化工艺可以为基于金属钨的化学平坦化工艺；同时，该步化学机械平坦化工艺中的抛光液可以采用不同的研磨液、抛光垫，例如，包括酸性或碱性SiO2基研磨液、酸性或碱性Al2O3基研磨液、酸性或碱性无研磨粒子研磨液，包括硬抛光垫或软抛光垫。
本发明中，在进行用于形成金属插塞的化学机械平坦化工艺之前，采用一步金属刻蚀工艺，使得通孔区与非通孔区的金属层的高度落差大幅减小，因此，较小的高度落差对后续的化学机械平坦化工艺过程的影响也会大大减轻，从而在研磨过程中，高度落差不会传递至随后形成的金属插塞上，极大地减小金属插塞顶部的凹陷，得到了平坦的金属插塞顶部，从而提高器件电学性能和成品率。
尽管已参照上述示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对本发明技术方案做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，包括：
提供一衬底，位于所述衬底上的金属栅极，以及位于相邻的所述金属栅极之间的通孔区；
沉积金属层于所述衬底上，所述金属层至少能够完全填充所述通孔区，所述通孔区的所述金属层的上表面与所述通孔区以外的所述金属层的最高处之间存在高度差，所述高度差的绝对值记为H；
采用一化学机械平坦化工艺，对所述金属层进行平坦化处理，去除所述通孔区以外的所述金属层，使所述金属层仅位于所述通孔区中，从而形成具有平坦顶部的金属插塞；
其特征在于，在所述化学机械平坦化工艺之前，进行如下步骤：
在沉积所述金属层之后，在所述衬底上涂覆光刻胶，通过光掩模进行曝光，形成一光刻胶图案，所述光刻胶图案覆盖所述通孔区的所述金属层，暴露出所述通孔区以外的所述金属层；
采用一刻蚀工艺，对暴露出的所述通孔区以外的所述金属层进行刻蚀，所述刻蚀工艺的刻蚀深度小于或等于H；
在所述刻蚀工艺之后，所述通孔区的所述金属层的上表面与所述通孔区以外的所述金属层的最高处之间存在的高度差被减小；
采用一去胶工艺，去除所述衬底上的所述光刻胶图案。
2.根据权利要求1所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，所述金属层的材料包括钨。
3.根据权利要求2所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，在沉积所述金属层之前，还包括在所述通孔区内形成阻挡层的工艺。
4.根据权利要求3所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，所述阻挡层为钛/氮化钛的叠层。
5.根据权利要求1所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，所述刻蚀工艺中的主刻蚀气体包括Cl2、BCl3、Ar中的一种或多种。
6.根据权利要求1所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，所述刻蚀工艺中的辅助添加气体包括N2。
7.根据权利要求1所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，所述化学机械平坦化工艺为基于金属钨的化学平坦化工艺。
8.根据权利要求1所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，所述化学机械平坦化工艺中的抛光液包括酸性或碱性Al2O3基研磨液，或者，酸性或碱性SiO2基研磨液。
9.根据权利要求1所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，所述化学机械平坦化工艺中的抛光液包括酸性或碱性无研磨粒子研磨液。
10.根据权利要求1所述的提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法，其特征在于，所述化学机械平坦化工艺中的抛光垫包括硬抛光垫或软抛光垫。
CN201110005058.1A 2011-01-11 2011-01-11 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法 Active CN102592993B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110005058.1A CN102592993B (zh) 2011-01-11 2011-01-11 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法
US13/377,889 US8409986B2 (en) 2011-01-11 2011-04-20 Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route
PCT/CN2011/000692 WO2012094782A1 (zh) 2011-01-11 2011-04-20 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110005058.1A CN102592993B (zh) 2011-01-11 2011-01-11 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法

Publications (2)

Publication Number Publication Date
CN102592993A CN102592993A (zh) 2012-07-18
CN102592993B true CN102592993B (zh) 2014-09-24

Family

ID=46481467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110005058.1A Active CN102592993B (zh) 2011-01-11 2011-01-11 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法

Country Status (2)

Country Link
CN (1) CN102592993B (zh)
WO (1) WO2012094782A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081709B (zh) * 2018-10-22 2022-07-22 华邦电子股份有限公司 非易失性存储器装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274485B1 (en) * 1999-10-25 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to reduce dishing in metal chemical-mechanical polishing
KR20020038059A (ko) * 2000-11-16 2002-05-23 박종섭 스토리지 커패시터의 플러그 제조 방법
US6723655B2 (en) * 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device
KR100569541B1 (ko) * 2004-03-08 2006-04-10 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4800585B2 (ja) * 2004-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 貫通電極の製造方法、シリコンスペーサーの製造方法
US20060278912A1 (en) * 2004-09-02 2006-12-14 Luan Tran Selective polysilicon stud growth

Also Published As

Publication number Publication date
WO2012094782A1 (zh) 2012-07-19
CN102592993A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
US8564030B2 (en) Self-aligned trench contact and local interconnect with replacement gate process
US20140197494A1 (en) Trench silicide and gate open with local interconnect with replacement gate process
US20150162277A1 (en) Advanced interconnect with air gap
CN102543714B (zh) 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法
CN104009003A (zh) 集成电路及制造具有金属栅极电极的集成电路的方法
TW201501210A (zh) 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備
US9865534B2 (en) Stress reduction apparatus
CN102983098A (zh) 后栅工艺中电极和连线的制造方法
TW200303599A (en) Manufacturing method of semiconductor device
CN108682652A (zh) 金属栅极的制造方法
US11450562B2 (en) Method of bottom-up metallization in a recessed feature
CN111435639A (zh) 半导体结构及其形成方法
CN102479695B (zh) 提高金属栅化学机械平坦化工艺均匀性的方法
CN102592993B (zh) 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法
CN111489972B (zh) 半导体结构及其形成方法
US8409986B2 (en) Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route
CN218333793U (zh) 半导体结构及半导体装置
US20220384241A1 (en) Integrated circuit and method for manufacturing the same
CN102637656B (zh) 穿硅通孔结构及其形成方法
CN109767987A (zh) 一种后栅极形成方法
CN105336676B (zh) 接触插塞的形成方法
US11810816B2 (en) Chemical mechanical polishing topography reset and control on interconnect metal lines
US20240204008A1 (en) Structure and method to form via to backside power rail without shorting to gate tip
US20220320081A1 (en) Semiconductor devices and methods of manufacture
US20220376111A1 (en) Semiconductor structure and method of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191112

Address after: 221000 1f-2f, A2 plant, No.26 Chuangye Road, economic and Technological Development Zone, Xuzhou City, Jiangsu Province

Patentee after: Jiangsu zhongkehanyun Semiconductor Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences