CN102479695B - 提高金属栅化学机械平坦化工艺均匀性的方法 - Google Patents
提高金属栅化学机械平坦化工艺均匀性的方法 Download PDFInfo
- Publication number
- CN102479695B CN102479695B CN201010571656.0A CN201010571656A CN102479695B CN 102479695 B CN102479695 B CN 102479695B CN 201010571656 A CN201010571656 A CN 201010571656A CN 102479695 B CN102479695 B CN 102479695B
- Authority
- CN
- China
- Prior art keywords
- grid structure
- metal level
- mechanical planarization
- metal
- chemical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种提高金属栅化学机械平坦化工艺均匀性的方法,在进行针对金属层的化学机械平坦化工艺之前,采用一金属刻蚀工艺,使得相邻金属栅之间的金属层与金属栅正上方的金属层的高度落差大幅减小,从而在研磨过程中,高度落差不会传递至金属栅正上方的金属层,极大地减小金属栅顶部的凹陷,得到了具有平坦顶部的金属栅,从而提高器件电学性能和成品率。
Description
技术领域
本发明涉及一种制造半导体器件的工艺方法,特别地涉及一种提高金属栅化学机械平坦化工艺均匀性的方法。
背景技术
高K/金属栅工程在45纳米技术节点上的成功应用,使其成为30纳米以下技术节点不可缺少的关键模块化工程。目前,只有坚持高K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米技术节点的量产上取得了成功。近年来,紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前研发重点由高K/先金属栅(gate first)转向gate last。
对于后金属栅工程,其中的化学机械平坦化(CMP)工艺的开发被业界认为最具挑战性。在后金属栅工程中,需要一道CMP工艺将多晶栅(poly gate)顶部的氧化硅和氮化硅隔离层磨掉,并在露出多晶栅顶部后停止研磨,此步被称为打开多晶栅顶的CMP,即poly opening polishnitride CMP;随后,将传统工艺制备的多晶栅挖掉,接着填充进金属,形成金属栅,而后需要一步或多步针对金属栅的化学机械平坦化,即metal gate CMP。
metal gate CMP过程对晶圆上单个芯片内部研磨的均匀性(withindie non-uniformity)要求很高。在多晶栅被挖掉后,通过原子层淀积或物理气相沉积工艺将金属填充进栅结构中并形成金属栅。由于器件密度较大,并且需要填充的金属栅高度在之间,因此,在金属淀积工艺之后,金属栅顶部与位于源漏区上方的金属上表面的高度落差h可达甚至更高,参见图1。如果采用常规金属CMP技术,为了确保金属栅之间不存在金属残余,必须采用过抛光工艺;但是,随之而来的是:由于金属和氧化物软硬程度不同,在研磨停止后,金属栅顶端将产生较大的金属凹陷11,这直接影响栅电极的各项电性参数,甚至有可能造成断路,参见图2。
因此,需要一种有效的金属栅化学机械平坦化方法,既能满足晶圆芯片内部对于金属栅化学机械平坦化的均匀性的要求,又能确保金属栅的各项性能。
发明内容
本发明提供了一种金属刻蚀与常规金属CMP结合应用的方法,提高了金属栅化学机械平坦化工艺均匀性的方法。
本发明提供一种提高金属栅化学机械平坦化工艺均匀性的方法,包括:
提供一衬底,以及位于所述衬底上的栅极结构
沉积金属层于所述衬底上,所述金属层至少能够完全填充所述栅极结构;
采用一化学机械平坦化工艺,对所述金属层进行处理,去除相邻的所述栅极结构之间的所述金属层,使所述金属层仅位于栅极结构中,从而形成金属栅;
其特征在于:在所述化学机械平坦化工艺之前,进行如下步骤:
在沉积所述金属层之后,在所述衬底上涂覆光刻胶,通过光掩模进行曝光,形成一光刻胶图案,所述光刻胶图案覆盖所述栅极结构,而暴露出位于相邻的所述栅极结构之间的所述金属层;
采用一刻蚀工艺,对暴露出的位于相邻的所述栅极结构之间的所述金属层进行刻蚀,所述刻蚀工艺的刻蚀深度不小于所述栅极结构的深度;
在所述刻蚀工艺之后,填充于所述栅极结构的所述金属层的上表面与位于相邻的所述栅极结构之间的所述金属层的上表面之间的高度落差被减小;
采用一去胶工艺,去除所述衬底上的所述光刻胶图案。
在本发明的方法中,所述金属层的材料包括铝、钛铝合金、氮化钛、钛氮铝合金或钨;
在本发明的方法中,所述刻蚀工艺中的主刻蚀气体包括Cl2、BCl3、SF6、Ar;
在本发明的方法中,所述刻蚀工艺中的辅助添加气体包括N2和/或CHF3。
在本发明的方法中,所述化学机械平坦化工艺中的抛光液包括酸性或碱性SiO2基研磨液;
在本发明的方法中,所述化学机械平坦化工艺中的抛光液包括酸性或碱性Al2O3基研磨液;
在本发明的方法中,所述化学机械平坦化工艺中的抛光液包括酸性或碱性无研磨粒子研磨液;
在本发明的方法中,所述化学机械平坦化工艺中的抛光垫包括硬抛光垫或软抛光垫。
本发明的优点在于:在化学机械平坦化工艺之前,采用一步金属刻蚀工艺,使得相邻金属栅之间的金属层与金属栅正上方的金属层的高度落差大幅减小,因此,较小的高度落差对化学机械平坦化工艺过程的影响也会大大减轻,从而在研磨过程中,高度落差不会传递至金属栅上方的金属层,极大地减小金属栅顶部的凹陷,得到了平坦的金属栅顶部,从而提高器件电学性能和成品率。
附图说明
图1常规的metal gate CMP工艺前的器件结构示意图;
图2常规的metal gate CMP工艺后的器件结构示意图;
图3显示了衬底以及衬底上的栅极结构;
图4显示了在衬底上沉积金属层的过程;
图5显示了形成光刻胶图案的过程;
图6显示了金属刻蚀工艺的过程;
图7显示了去胶工艺的过程;
图8显示了CMP后具有平坦表面的金属栅。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。
首先,参见附图3,提供一衬底1,衬底1上具有至少一个栅极结构2。衬底1可以是半导体器件中常见的各种衬底,例如硅、砷化镓等;栅极结构2用于容纳随后形成的金属栅。一般而言,将通过传统方法形成的多晶栅去除,即可形成栅极结构2;栅极结构2具有深度hg,一般地,hg的值为
在衬底1的表面沉积金属层3,参见附图4。沉积金属层3的工艺可以采用CVD、PVD、ALD等工艺,金属层3的材料为合适的栅电极材料,其包括但是并不限于铝、钛铝合金、氮化钛、钛氮铝合金或钨。金属层3的沉积厚度使其至少能够完全填充栅极结构2,也即金属层3的沉积厚度不小于hg。所沉积的金属层3包括填充栅极结构2的部分金属层31和填充在相邻的栅极结构2之间的部分金属层32;由于结构形貌和沉积工艺,部分金属层31的上表面和部分金属层32的上表面之间存在一个高度落差H,而H的值通常不会小于hg的值,一般在
在金属层3沉积完成之后,对整个衬底1涂覆光刻胶;通过选择合适光掩模,再经过曝光、显影,形成一光刻胶图案4,光刻胶图案4将填充在相邻的栅极结构2之间的部分金属层32暴露出来,但是覆盖在填充栅极结构2的部分金属层31之上,参见附图5。
采用一刻蚀工艺,根据高度落差H的数值选择合适的金属刻蚀条件和刻蚀时间,对暴露出来的部分金属层32进行刻蚀处理,刻蚀深度不小于栅极结构2的深度hg,参见附图6。刻蚀工艺采用各向异性的干法刻蚀工艺,根据金属层3的材料,主刻蚀气体包括选自Cl2、BCl3、SF6和Ar中的一种或多种,辅助添加气体包括选自N2和CHF3中的一种或多种。在此次刻蚀工艺之后,填充栅极结构2的部分金属层31的上表面与位于相邻的栅极结构2之间的刻蚀剩余的部分金属层32的上表面之间的高度落差H被减小。
在去胶工艺中,参见附图7,通过湿法腐蚀或干法刻蚀去除掉光刻胶图案4,并将整个衬底1进行干燥;为了保证金属层性能完好,去胶工艺中的去胶条件不应对金属层有破坏作用。
接下来,采用一化学机械平坦化工艺,对金属层3进行平坦化处理,完全去除位于相邻的栅极结构2之间的剩余的部分金属层32,使金属层3只存在于栅极结构2中,由此获得金属栅5,参见附图8。根据金属层3的材料,化学机械平坦化工艺中的抛光液可以采用不同的研磨液、抛光垫,例如,包括酸性或碱性SiO2基研磨液、酸性或碱性Al2O3基研磨液、酸性或碱性无研磨粒子研磨液,包括硬抛光垫或软抛光垫。通过刻蚀工艺,高度落差H被减小,因此,在此步骤化学机械平坦化的研磨过程中,不会将原来较大的高度落差传递至金属栅5顶部,获得了具有平坦顶部的金属栅5,从而提高器件电学性能和成品率。
以上所述仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何热悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (8)
1.一种提高金属栅化学机械平坦化工艺均匀性的方法,包括:
提供一衬底,所述衬底上包括至少一个栅极结构;
沉积金属层于所述衬底上,所述金属层至少能够完全填充所述栅极结构;所述金属层包括填充在所述栅极结构中的金属层和填充在相邻所述栅极结构之间的金属层,其中,填充在所述栅极结构中的金属层的上表面低于填充在相邻的所述栅极结构之间的金属层的上表面;
对所述金属层进行化学机械平坦化处理,去除相邻的所述栅极结构之间的所述金属层,使所述金属层仅位于栅极结构中,从而形成金属栅;
其特征在于:在进行所述化学机械平坦化处理之前,进行如下步骤:
在沉积所述金属层之后,在所述衬底上涂覆光刻胶,通过光掩模进行曝光,形成一光刻胶图案,所述光刻胶图案覆盖所述栅极结构,而暴露出位于相邻的所述栅极结构之间的所述金属层;
采用一刻蚀工艺,对暴露出的位于相邻的所述栅极结构之间的所述金属层进行刻蚀,所述刻蚀工艺的刻蚀深度不小于所述栅极结构的深度;
在所述刻蚀工艺之后,填充所述栅极结构的所述金属层的上表面与位于相邻的所述栅极结构之间的所述金属层的上表面之间的高度落差被减小;
采用一去胶工艺,去除所述衬底上的所述光刻胶图案。
2.如权利要求1所述方法,其特征在于:所述金属层的材料包括铝、钛铝合金、氮化钛、钛氮铝合金或钨。
3.如权利要求1或2所述方法,其特征在于:所述刻蚀工艺中的主刻蚀气体包括Cl2、BCl3、SF6、Ar。
4.如权利要求1或2所述方法,其特征在于:所述刻蚀工艺中的辅助添加气体包括N2和/或CHF3。
5.如权利要求1或2所述方法,其特征在于:所述化学机械平坦化工艺中的抛光液包括酸性或碱性SiO2基研磨液。
6.如权利要求1或2所述方法,其特征在于:所述化学机械平坦化工艺中的抛光液包括酸性或碱性Al2O3基研磨液。
7.如权利要求1或2所述方法,其特征在于:所述化学机械平坦化工艺中的抛光液包括酸性或碱性无研磨粒子研磨液。
8.如权利要求1或2所述方法,其特征在于:所述化学机械平坦化工艺中的抛光垫包括硬抛光垫或软抛光垫。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010571656.0A CN102479695B (zh) | 2010-11-29 | 2010-11-29 | 提高金属栅化学机械平坦化工艺均匀性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010571656.0A CN102479695B (zh) | 2010-11-29 | 2010-11-29 | 提高金属栅化学机械平坦化工艺均匀性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102479695A CN102479695A (zh) | 2012-05-30 |
CN102479695B true CN102479695B (zh) | 2014-03-19 |
Family
ID=46092280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010571656.0A Active CN102479695B (zh) | 2010-11-29 | 2010-11-29 | 提高金属栅化学机械平坦化工艺均匀性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102479695B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105261550B (zh) * | 2014-07-18 | 2018-04-03 | 中国科学院微电子研究所 | 一种锗的化学机械抛光方法 |
CN106504983B (zh) * | 2015-09-06 | 2020-12-22 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN110444469B (zh) * | 2019-08-27 | 2021-08-13 | 北京智芯微电子科技有限公司 | 缓解芯片顶层刻蚀时造成下层部位损伤的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1255741A (zh) * | 1998-11-27 | 2000-06-07 | 世大积体电路股份有限公司 | 表面平坦化的方法 |
US6280644B1 (en) * | 1998-06-05 | 2001-08-28 | Agere Systems Guardian Corp. | Method of planarizing a surface on an integrated circuit |
CN1469454A (zh) * | 2002-07-19 | 2004-01-21 | ����ʿ�뵼������˾ | 制造半导体器件接触插塞的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040026240A (ko) * | 2002-09-23 | 2004-03-31 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US7799630B2 (en) * | 2008-01-23 | 2010-09-21 | United Microelectronics Corp. | Method for manufacturing a CMOS device having dual metal gate |
-
2010
- 2010-11-29 CN CN201010571656.0A patent/CN102479695B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6280644B1 (en) * | 1998-06-05 | 2001-08-28 | Agere Systems Guardian Corp. | Method of planarizing a surface on an integrated circuit |
CN1255741A (zh) * | 1998-11-27 | 2000-06-07 | 世大积体电路股份有限公司 | 表面平坦化的方法 |
CN1469454A (zh) * | 2002-07-19 | 2004-01-21 | ����ʿ�뵼������˾ | 制造半导体器件接触插塞的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102479695A (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102543714B (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
US9799519B1 (en) | Selective sputtering with light mass ions to sharpen sidewall of subtractively patterned conductive metal layer | |
US9842768B2 (en) | Method for forming semiconductor device structure | |
US20160300794A1 (en) | Stress Reduction Apparatus | |
US8956974B2 (en) | Devices, systems, and methods related to planarizing semiconductor devices after forming openings | |
CN103594337A (zh) | 双重图形化方法 | |
CN102479695B (zh) | 提高金属栅化学机械平坦化工艺均匀性的方法 | |
US9859165B1 (en) | Planarization process for forming semiconductor device structure | |
CN102709229A (zh) | 一种形成钨塞的方法 | |
CN104465506B (zh) | 铜互连中空气隙的形成方法 | |
CN218333793U (zh) | 半导体结构及半导体装置 | |
US8409986B2 (en) | Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route | |
CN106910708A (zh) | 具有局部互连结构的器件及其制造方法 | |
CN110379705A (zh) | 第零层层间膜的制造方法 | |
CN102592993B (zh) | 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法 | |
CN102420175B (zh) | 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法 | |
CN112582340B (zh) | 金属钴互连层和接触孔层的形成方法 | |
CN109767987A (zh) | 一种后栅极形成方法 | |
CN102637656B (zh) | 穿硅通孔结构及其形成方法 | |
CN102592988B (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
CN108231599B (zh) | 改善晶片表面平坦均匀性的方法 | |
CN110867377A (zh) | 虚拟栅的平坦化方法 | |
TWI835167B (zh) | 積體電路裝置的形成方法及半導體裝置 | |
US20230038744A1 (en) | Chemical vapor deposition for uniform tungsten growth | |
CN111834208B (zh) | 一种金属栅极的形成方法及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |