CN102592988B - 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 - Google Patents
提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 Download PDFInfo
- Publication number
- CN102592988B CN102592988B CN201110005057.7A CN201110005057A CN102592988B CN 102592988 B CN102592988 B CN 102592988B CN 201110005057 A CN201110005057 A CN 201110005057A CN 102592988 B CN102592988 B CN 102592988B
- Authority
- CN
- China
- Prior art keywords
- mechanical planarization
- chemical
- polysilicon gate
- inclination angle
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 150000004767 nitrides Chemical class 0.000 title abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 89
- 238000005468 ion implantation Methods 0.000 claims abstract description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 40
- 238000005498 polishing Methods 0.000 claims abstract description 15
- 239000007788 liquid Substances 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 49
- 229920005591 polysilicon Polymers 0.000 claims description 49
- 239000000377 silicon dioxide Substances 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 18
- 229910052751 metal Inorganic materials 0.000 abstract description 18
- 230000000694 effects Effects 0.000 abstract description 8
- 239000000126 substance Substances 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 6
- 238000005260 corrosion Methods 0.000 abstract description 4
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 2
- -1 this Chemical compound 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种提高打开多晶栅顶化学机械平坦化工艺均匀性方法，在针对氧化硅层的化学机械平坦化工艺之前，对氧化硅层的凸出部分进行倾角离子注入，利用离子注入的能量效应对氧化硅成键状态进行破坏，因此在随后针对氧化硅层的化学机械平坦化工艺中，研磨液对凸出部分的化学腐蚀作用得到增强，提高了凸出部分材料的移除速率，从而在研磨过程中，氧化硅层中存在的高度落差不会传递下去，避免了氧化硅凹陷的产生，得到了平坦的氧化硅表面，消除了随后存在金属残留的可能，从而提高器件电学性能和成品率。
Description
技术领域
本发明涉及一种制造半导体器件的工艺方法，特别地涉及一种提高打开多晶栅顶化学机械平坦化工艺均匀性的方法。
背景技术
高K/金属栅工程在45纳米技术节点上的成功应用，使其成为30纳米以下技术节点不可缺少的关键模块化工程。目前，只有坚持高K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米技术节点的量产上取得了成功。近年来，紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前研发重点由高K/先金属栅(gate first)转向gate last。
对于gate last工程，其中的化学机械平坦化(CMP)工艺的开发被业界认为最具挑战性。在gate last工程中，需要一道CMP工艺将多晶栅(poly gate)顶部的氧化硅和氮化硅隔离层磨掉，并在露出多晶栅顶部后停止研磨，此步被称为打开多晶栅顶的CMP，即polyopening polish nitride CMP，简称为POP CMP；接着，将通过传统工艺制备的多晶栅挖掉，并填充金属，形成金属栅，之后需要一步或多步针对金属栅的化学机械平坦化，即metal gate CMP，最终获得高K/金属栅结构。
POP CMP包括两个步骤的CMP，一是氧化硅的CMP，一是氮化硅的CMP，而这两步CMP对晶圆芯片内部研磨均匀性(within in dieuniformity)均有着很高的要求。其中，对首先进行的氧化硅CMP工艺的研磨均匀性控制最为关键。参见图1，由于器件密度较大，且多晶栅13的高度通常为这导致在沉积氧化硅11后，多晶栅13正上方的氧化硅与位于相邻多晶栅13之间的氧化硅厚度落差H可达甚至更大。如果采用常规的氧化硅CMP技术，将无法有效消除这种较大的厚度落差，这种落差会随CMP过程的进行，一直传递到氧化硅CMP结束，这就造成了多晶栅13之间的氧化硅11存在凹陷。尽管之后存在针对氮化硅12的CMP，但该步CMP也很难修复氧化硅11的凹陷，并且由于材料选择比的不同，还可能将氧化硅11的凹陷进一步放大，形成最后的氧化硅凹陷14，参见图2。较大的氧化硅凹陷14会给金属栅CMP工艺造成巨大障碍，容易在多晶栅13之间形成金属残留，从而导致器件短路，参见图3和图4。在图3中，已经去除了多晶栅13，并进行了金属栅层15的沉积。对金属栅层15进行CMP处理，在形成金属栅16的同时，在氧化硅凹陷14处也留下了金属残留17。
为满足POP CMP对晶圆芯片内部研磨均匀性的高要求，需要开发出一种新的工艺方法，消除栅极间的介质凹陷，从而提高器件可靠性。
发明内容
本发明采用倾角离子注入与氧化硅CMP结合应用的方法，提高打开多晶栅顶化学机械平坦化工艺均匀性。
本发明提供一种提高打开多晶栅顶化学机械平坦化工艺均匀性方法，包括：
提供衬底，以及位于所述衬底上的多晶栅，相邻的所述多晶栅之间的间隙宽度为L；
沉积氮化硅层于所述衬底上，并对所述氮化硅层进行图案化，使所述氧化硅层覆盖所述多晶栅的顶部和侧壁；
沉积氧化硅层于所述衬底上，所述氧化硅层至少完全填充相邻的所述多晶栅之间的间隙；
所述氧化硅层具有凸出部分，所述凸出部分位于所述多晶栅的正上方，所述凸出部分的凸出高度为H；
采用第一化学机械平坦化工艺，对所述氧化硅层进行平坦化处理，直至暴露出覆盖所述多晶栅顶部的所述氮化硅层；
采用第二化学机械平坦化工艺，对暴露出的所述氮化硅层进行平坦化处理，直至暴露出所述多晶栅的顶部；
其中，在所述第一化学机械平坦化工艺之前，进行如下步骤：
在沉积所述氧化硅层之后，采用第一倾角离子工艺对所述凸出部分进行离子注入，所述第一倾角离子工艺的注入方向与水平方向之间的夹角为arctan(H/L)。
在本发明的方法中，在所述第一倾角离子注入工艺之后，进行第二倾角离子注入工艺，所述第二倾角离子注入工艺的注入方向与所述第一倾角离子工艺的注入方向沿垂直方向对称，所述第二倾角离子注入工艺的注入离子种类、注入能量、注入剂量与所述第一倾角离子注入工艺相同；
在本发明的方法中，在进行所述第一倾角离子注入工艺时，使所述衬底所在的晶圆在水平面内旋转；
在本发明的方法中，在进行所述第一倾角离子注入工艺时，使执行所述第一倾角离子注入工艺的注入源对准所述衬底所在的晶圆上的一定点以垂直方向为轴进行旋转；
在本发明的方法中，所述第一倾角离子注入工艺注入离子种类为H、C、N、B、In、P、As、Sb中的至少一种；
在本发明的方法中，所述第一倾角离子注入工艺注入能量为10KeV～150Kev，注入剂量为1E14～5E15/cm2；
在本发明的方法中，所述第一化学机械平坦化为以氧化硅CMP为基础的化学机械平坦化；
在本发明的方法中，所述第一化学机械平坦化工艺中的抛光液包括碱性SiO2基研磨液或碱性CeO2基研磨液；
在本发明的方法中，所述第一化学机械平坦化工艺中的抛光垫包括硬抛光垫或软抛光垫；
在本发明的方法中，所述第二化学机械平坦化为以氮化硅CMP为基础的化学机械平坦化。
本发明的优点在于：在针对氧化硅层的化学机械平坦化工艺之前，对氧化硅层的凸出部分进行离子注入，利用离子注入的能量效应对氧化硅成键状态进行破坏，这样，在随后针对氧化硅层的化学机械平坦化工艺中，研磨液对凸出部分的化学腐蚀作用得到增强，大大提高了化学机械平坦化过程中凸出部分材料的移除速率，从而在研磨过程中，氧化硅层中存在的高度落差不会传递下去，极大地减小了氧化硅凹陷的产生，得到了平坦的氧化硅表面，消除了随后存在金属残留的可能，从而提高器件电学性能和成品率。
附图说明
图1常规的氧化硅CMP工艺前的器件结构；
图2常规的氮化硅CMP工艺后的器件结构；
图3常规的金属栅层沉积工艺后的器件结构；
图4常规的金属栅层CMP工艺后的器件结构；
图5沉积氧化硅层后的表面；
图6第一倾角离子注入工艺；
图7第二倾角离子注入工艺；
图8完成倾角离子注入后的凸出部分；
图9氧化硅CMP后的器件具有平坦表面；
图10氮化硅CMP后的器件具有平坦表面。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。
首先，参见图5，提供一衬底1，衬底1上具有多晶栅2。衬底1可以是半导体器件中常见的各种衬底，例如硅、砷化镓等；多晶栅2通过传统方法形成，其具有一个高度，一般为相邻的多晶栅2之间的间隙的宽度为L。接着，在衬底1的表面沉积氮化硅层3，对氮化硅层3进行图案化，使其覆盖多晶栅2的顶部和侧壁。接着沉积氧化硅层4，氧化硅层4具有一厚度，使其至少能够完全填充多晶栅2之间的间隙。由于多晶栅2具有高度，因此，氧化硅层4具有一个凸出部分41，其位于多晶栅2顶部的正上方。凸出部分41的上表面与多晶栅2之间的氧化硅层4的上表面之间存在高度差，也即凸出部分41的凸出高度H，H的值通常不会小于多晶栅2的高度，一般为沉积氮化硅层3和氧化硅层4可以采用CVD、PVD、ALD等工艺。
在氧化硅层4沉积完成之后，采用第一倾角离子注入工艺对凸出部分41进行离子注入，参见图6。首先，根据图形的高度和间距，确定第一倾角离子注入工艺的注入倾角A，注入倾角A被定义为注入方向与水平方向之间的夹角。为了确保离子注入时凸出部分41之外的氧化硅不被注入，注入倾角A的大小为arctan(H/L)，其中的H和L可以由版图设计以及量测手段获得。第一倾角离子注入工艺注入离子种类为H、C、N、B、In、P、As、Sb中的至少一种，注入能量为10KeV～150Kev，注入剂量为1E14～5E15/cm2。
通过第一倾角离子注入工艺，如果凸出部分41的各个部分均被注入了离子，如图8所示，则仅采取这一次离子注入工艺即可认为实现了工艺目的。在凸出部分41的厚度较大时，第一倾角离子注入工艺之后，凸出部分41仅会有朝向离子注入源的部分被注入了离子，这时，需要进行第二倾角离子注入工艺，来使凸出部分41被全面地注入离子。第二倾角离子注入工艺的注入方向与第一倾角离子工艺的注入方向沿垂直方向对称，其注入倾角A的大小同样为arctan(H/L)，参见图7；同时，第二倾角离子注入工艺的注入离子种类、注入能量、注入剂量也均与第一倾角离子注入工艺相同。这样，可以保证凸出部分41被全面地注入离子，如图8所示。
为了使凸出部分41被全面地注入离子，还可以采用如下方式：在进行第一倾角离子注入工艺时，使衬底1所在的晶圆在水平面内旋转；或者，在进行第一倾角离子注入工艺时，使执行第一倾角离子注入工艺的注入源对准衬底1所在的晶圆上的一定点并以垂直方向为轴进行旋转。上述的方法，均有助于凸出部分41的各个部分均匀而又全面地被注入离子。
在上述的一次或多次的离子注入工艺中，离子注入的能量会破坏凸出部分41中的氧化硅化学键以及结晶状态，使其稳定性变弱，在化学机械平坦化工艺中，也更易被去除。
接下来，进行第一化学机械平坦化，该步第一化学机械平坦化以氧化硅CMP为基础，对氧化硅层4进行平坦化处理，暴露出覆盖多晶栅2顶部的氮化硅层3，参见图9。第一化学机械平坦化工艺中所采用的抛光液包括碱性SiO2基研磨液或碱性CeO2基研磨液，所采用的抛光垫包括硬抛光垫或软抛光垫。在第一化学机械平坦化之前的一次或多次离子注入工艺中，凸出部分41的氧化硅成键状态和结晶状态受到破坏，这样，第一化学机械平坦化中的研磨液对凸出部分41的化学腐蚀作用得到增强，大大提高了凸出部分41的材料移除速率，从而在研磨过程中，氧化硅层中存在的高度落差不会传递下去，从而避免凹陷的产生，使第一化学机械平坦化之后的氧化硅层4具有平坦的表面。
随后，进行第二化学机械平坦化，该步第二化学机械平坦化以氮化硅CMP为基础，对氮化硅层3进行平坦化处理，暴露出多晶栅2的顶部，并使器件具有平坦的表面，参见图10。
本发明中，在针对氧化硅层的化学机械平坦化工艺之前，对氧化硅层的凸出部分进行离子注入，利用离子注入的能量效应对氧化硅成键状态进行破坏，这样，在随后针对氧化硅层的化学机械平坦化工艺中，研磨液对凸出部分的化学腐蚀作用得到增强，大大提高了化学机械平坦化过程中凸出部分材料的移除速率，从而在研磨过程中，氧化硅层中存在的高度落差不会传递下去，极大地减小了氧化硅凹陷的产生，得到了平坦的氧化硅表面，消除了随后存在金属残留的可能，从而提高器件电学性能和成品率。
尽管已参照上述示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对本发明技术方案做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (10)
1.一种提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于包括：
提供衬底，以及位于所述衬底上的多晶栅，相邻的所述多晶栅之间的间隙宽度为L；
沉积氮化硅层于所述衬底上，并对所述氮化硅层进行图案化，使所述氮化硅层覆盖所述多晶栅的顶部和侧壁；
沉积氧化硅层于所述衬底上，所述氧化硅层至少完全填充相邻的所述多晶栅之间的间隙；
所述氧化硅层具有凸出部分，所述凸出部分位于所述多晶栅的正上方，所述凸出部分的凸出高度为H；
采用第一化学机械平坦化工艺，对所述氧化硅层进行平坦化处理，直至暴露出覆盖所述多晶栅顶部的所述氮化硅层；
采用第二化学机械平坦化工艺，对暴露出的所述氮化硅层进行平坦化处理，直至暴露出所述多晶栅的顶部；
其中，在所述第一化学机械平坦化工艺之前，进行如下步骤：
在沉积所述氧化硅层之后，直接采用第一倾角离子工艺对所述凸出部分进行离子注入，所述第一倾角离子工艺的注入方向与水平方向之间的夹角为arctan(H/L)。
2.根据权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于，在所述第一倾角离子注入工艺之后，进行第二倾角离子注入工艺，所述第二倾角离子注入工艺的注入方向与所述第一倾角离子工艺的注入方向沿垂直方向对称，所述第二倾角离子注入工艺的注入离子种类、注入能量、注入剂量与所述第一倾角离子注入工艺相同。
3.根据权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于，在进行所述第一倾角离子注入工艺时，使所述衬底所在的晶圆在水平面内旋转。
4.根据权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于，在进行所述第一倾角离子注入工艺时，使执行所述第一倾角离子注入工艺的注入源对准所述衬底所在的晶圆上的一定点以垂直方向为轴进行旋转。
5.根据权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于，所述第一倾角离子注入工艺注入离子种类为H、C、N、B、In、P、As、Sb中的至少一种。
6.根据权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于，所述第一倾角离子注入工艺注入能量为10KeV～150Kev，注入剂量为1E14～5E15/cm2。
7.根据权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于所述第一化学机械平坦化为以氧化硅CMP为基础的化学机械平坦化。
8.根据权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于所述第一化学机械平坦化工艺中的抛光液包括碱性SiO2基研磨液或碱性CeO2基研磨液。
9.根据权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于，所述第一化学机械平坦化工艺中的抛光垫包括硬抛光垫或软抛光垫。
10.如权利要求1所述的提高打开多晶栅顶化学机械平坦化工艺均匀性方法，其特征在于，所述第二化学机械平坦化为以氮化硅CMP为基础的化学机械平坦化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110005057.7A CN102592988B (zh) | 2011-01-11 | 2011-01-11 | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110005057.7A CN102592988B (zh) | 2011-01-11 | 2011-01-11 | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102592988A CN102592988A (zh) | 2012-07-18 |
| CN102592988B true CN102592988B (zh) | 2014-08-20 |
Family
ID=46481463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110005057.7A Active CN102592988B (zh) | 2011-01-11 | 2011-01-11 | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102592988B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261550B (zh) * | 2014-07-18 | 2018-04-03 | 中国科学院微电子研究所 | 一种锗的化学机械抛光方法 |
| CN111554574B (zh) * | 2020-05-19 | 2023-03-21 | 中国科学院微电子研究所 | 一种平坦化方法、半导体器件及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340174A (ja) * | 1998-05-28 | 1999-12-10 | Nippon Steel Corp | 半導体装置の製造方法 |
-
2011
- 2011-01-11 CN CN201110005057.7A patent/CN102592988B/zh active Active
Non-Patent Citations (1)
| Title |
|---|
| JP特开平11-340174A 1999.12.10 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102592988A (zh) | 2012-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103377911B (zh) | 提高化学机械平坦化工艺均匀性的方法 | |
| US8518775B2 (en) | Integration of eNVM, RMG, and HKMG modules | |
| US20150132922A1 (en) | Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems | |
| US11798984B2 (en) | Seamless gap fill | |
| CN102543714B (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
| CN108630691B (zh) | 三维存储器及其制造方法 | |
| TW201543553A (zh) | 積體電路裝置的製造方法 | |
| CN106571294B (zh) | 一种半导体器件的制造方法 | |
| CN107293545A (zh) | 半导体存储器件及其制造方法 | |
| CN103632949A (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| US9484263B1 (en) | Method of removing a hard mask on a gate | |
| CN102800679A (zh) | 闪存的存储单元的形成方法 | |
| CN102983098A (zh) | 后栅工艺中电极和连线的制造方法 | |
| CN102592988B (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
| CN103474394A (zh) | 免金属cmp的tsv工艺方法 | |
| CN106356295B (zh) | 一种层间介电层的化学机械抛光方法及其器件和电子装置 | |
| CN104078346A (zh) | 半导体器件的平坦化方法 | |
| CN101640175B (zh) | 半导体结构的制造方法 | |
| CN102479695B (zh) | 提高金属栅化学机械平坦化工艺均匀性的方法 | |
| CN103515296B (zh) | 平坦化导电插塞的方法 | |
| CN103594411A (zh) | 绝缘体上锗硅的形成方法 | |
| CN104637868B (zh) | 一种硅穿孔的制造方法 | |
| CN109767987A (zh) | 一种后栅极形成方法 | |
| CN102592993B (zh) | 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法 | |
| CN110444470A (zh) | 一种改善半导体器件内不同线宽电晶体栅极高度的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING YANDONG MICROELECTRNIC CO.,LTD. Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20150720 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150720 Address after: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road 3# Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| CP02 | Change in the address of a patent holder |
Address after: 100020 West eight rooms, dongzhimenwai, Chaoyang District, Beijing Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. Address before: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street Patentee before: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |