CN103377913A - 开口的形成方法 - Google Patents
开口的形成方法 Download PDFInfo
- Publication number
- CN103377913A CN103377913A CN2012101148191A CN201210114819A CN103377913A CN 103377913 A CN103377913 A CN 103377913A CN 2012101148191 A CN2012101148191 A CN 2012101148191A CN 201210114819 A CN201210114819 A CN 201210114819A CN 103377913 A CN103377913 A CN 103377913A
- Authority
- CN
- China
- Prior art keywords
- gas
- opening
- dielectric layer
- layer
- metal conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种开口的形成方法,包括,提供半导体衬底;在半导体衬底上形成金属导电层;在金属导电层上形成介电层后,在介电层内形成开口,所述开口暴露出金属导电层表面,所述金属导电层表面具有反应残留物,开口侧壁具有缺陷;采用第一气体去除开口底部金属导电层上的反应残留物;采用第二气体修复开口侧壁缺陷;在第一气体和第二气体处理后,采用第三气体去除金属导电层表面的聚合物。采用本发明的开口的形成的方法,提高集成电路的电学性能、稳定性和成品率。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种开口的形成方法。
背景技术
随着半导体集成电路技术的不断发展,半导体器件尺寸和互连结构尺寸不断减小,从而导致金属连线之间的间距在逐渐缩小,用于隔离金属连线之间的介电层也变得越来越薄,这样会导致金属连线之间可能会发生串扰。现在,通过降低金属连线层间的介电层的介电常数(k),可有效地降低这种串扰。采用低k材料的介电层可有效地降低金属连线层间的电阻电容延迟(RCdelay)。因此,低k介电材料、超低k介电材料已越来越广泛地应用于互连工艺的介电层,所述低k介电材料为介电常数小于4、大于等于2.2的材料,所述超低k介电材料为介电常数小于2.2的材料。
现有形成包括开口的互连结构的工艺如图1所示,提供半导体衬底1,所述半导体衬底1上形成有半导体器件(图未示);在形成有半导体器件的半导体衬底1上形成第一层间介电层4;在第一层间介电层4上形成分立的金属导电层2,所述金属导电层2通过第一层间介电层4内的导电结构与半导体器件连接;在第一层间介电层4上形成第二层间介电层5,所述第二层间介电层5填充满分立金属导电层2之间的区域;然后,在金属导电层2和第二层间介电层5上形成介电层3(低k材料或超低k材料);以图形化的掩膜层(未图示)为掩膜,对介电层3进行刻蚀,在介电层3中形成暴露金属导电层2的双镶嵌开口6。
现有工艺在刻蚀介电层3形成双镶嵌开口的过程中,由于介电层3材料为低k材料或超低k材料,容易使得开口内壁产生损伤8,而且开口暴露出的金属导电层表面也会产生反应残留物7,造成后续半导体器件的电学性能受到影响。相关技术另可参阅公开号为CN101055421A的中国专利文件,该申请文件提供了一种开口的形成方法,但是不能避免出现上述技术问题。
发明内容
本发明要解决的问题是提供一种开口的形成方法,避免半导体器件的电学性能、成品率和可靠性受到影响。
为解决上述问题,本发明提供了开口的形成方法,所述方法包括:
提供半导体衬底;
在半导体衬底上形成金属导电层;
在金属导电层上形成介电层后,在介电层内形成开口,所述开口暴露出金属导电层表面,所述金属导电层表面具有反应残留物,开口侧壁具有缺陷;
采用第一气体去除开口底部金属导电层上的反应残留物;
采用第二气体修复开口侧壁缺陷;
在第一气体和第二气体处理后,采用第三气体去除金属导电层表面的聚合物。
可选的,所述第一气体是CO与N2的混合气体。
可选的,CO的流量为10sccm~200sccm,N2的流量为100sccm~500sccm,第一气体处理采用的压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理时间为8s~60s。
可选的,所述第二气体是CH4与N2的混合气体。
可选的,CH4的流量为10sccm~200sccm,N2的流量为100sccm~500sccm,,第二气体处理采用的压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理的时间为8s~60s。
可选的,所述第三气体是N2。
可选的,N2的流量为100sccm~500sccm,压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理的时间为8s~60s。
可选的,形成开口的步骤包括:
在所述介电层上形成图形化掩膜层;
以图形化掩膜层为掩膜,对所述介电层进行刻蚀,在所述介电层内形成开口;
去除图形化掩膜层。
可选的,刻蚀介电层采用的气体含氟和氧。
可选的,所述介电层为低k材料或超低k材料。
可选的,所述低k材料为SiO2、SiOF、SiCOH、SiO、SiCO或者SiCON中的一种。可选的,所述超低k材料为黑钻石。
可选的,所述掩膜层的材料为氧化硅、氮化硅、氮化硼、氮化钛、氮化钽或金属中的一种。
与现有技术相比,本发明的技术方案具有以下优点:
在形成开口之后,所述开口暴露出金属导电层表面,在刻蚀过程中,由于介质层为低k或超低k材料,光刻胶中的碳转化而来并与刻蚀气体(主要含氟,如C2F4)和刻蚀生成物结合在一起在金属导电层表面形成难去除的反应残留物(含氟残留物)和一些易去除的聚合物,而且在刻蚀过程中由于O2的引入,引起开口的侧壁C流失和侧壁k值升高等缺陷,造成器件的成品率和可靠性下降,同时电学性能也受到影响。采用第一气体可以完全去除反应残留物;采用第二气体可以修复由于O2的引入,引起开口的侧壁C流失,而导致的开口侧壁缺陷;在第一气体和第二气体处理开口内缺陷后,会在金属导电层表面形成易处理的聚合物,因此最后采用第三气体去除这些聚合物。采用上述方法对所述开口进行处理后,使后续形成的半导体器件的电学性能、成品率和可靠性提高。
进一步,采用CO与N2的混合气体对所述开口中暴露的金属导电层表面的反应残留物进行去除,防止该反应残留物与金属导电层反应。所述反应残留物为难去除的含氟残留物,CO与含氟残留物中的F反应生成不影响集成电路性能的产物,所述产物大部分为易挥发产物,可被真空系统中的泵抽走,还剩少部分易去除的第一聚合物。所述N2为辅助气体,作用为稀释CO气体,以增加刻蚀的速度和均匀性并且减小负载效应。
形成开口之后,侧壁损伤包括两种情况:第一,开口侧壁中C的严重流失。第二,形成开口的刻蚀气体含有O2,氧成分的加入一方面与介电层中的Si形成Si-O键,增加介电层的密度从而使得介电层的k值升高,另一方面会改变介电层的结构形成易亲水性(hydrophilic)结构,易亲水性使介电层的k值升高。采用CH4与N2的混合气体对所述开口进行处理,尤其通过输入CH4来提供C源一方面对开口形成后的侧壁损伤进行有效的C补充;另一方面,有利于侧壁的Si-C的形成,减小介电层的密度来降低k值,对侧壁损伤进行修复。修复后的生成物为不影响集成电路性能的产物,所述产物大部分为易挥发产物,可被真空系统中的泵抽走,还剩少部分易去除的第二聚合物。所述N2为辅助气体,作用为稀释CO气体,以增加刻蚀的均匀性并且减小负载效应。
经过第一气体和第二气体对所述开口两步处理之后,采用N2对所述开口进行处理为了去除聚合物,所述聚合物包括由第一气体对开口进行处理后的第一聚合物和第二气体对开口进行处理后第二聚合物,所述聚合物与N2反应生产易挥发物质,可被真空系统中的泵抽走,处理气体选择N2,一方面与所述聚合物有很好的反应效果,另一方面可以防止在最后一步开口处理中引入其他杂质。
附图说明
图1是现有的一种开口的结构示意图;
图2是本发明形成开口的流程图;
图3至图14是本发明第一个实施例中形成带有开口的双镶嵌结构的实施例示意图;
图15至图21是本发明第三个实施例中形成开口的实施例示意图。
具体实施方式
发明人发现在低工艺节点情况下,通常会采用低k材料或超低k材料作为介电层,在刻蚀介电层形成开口过程中,由于光刻胶中的碳与刻蚀气体(如C2F4)和刻蚀生成物结合在一起的原因在开口内部的金属导电层表面形成聚合物,所述聚合物包括很难去除的含氟反应残留物(反应残留物)和较易去除的其他聚合物。而且在刻蚀气体里还包含O2,使得开口侧壁的k值升高并且使得侧壁C(碳)流失而引起侧壁损伤。上述反应残留物必须在刻蚀完成后去除,上述侧壁损伤需要修复,即需要对刻蚀形成的开口进行刻蚀后处理,否则器件的成品率和可靠性都会受到影响,电学性能同样受到影响,如电迁移(electromigration,EM)性能、应力迁移(stress migration,SM)性能。
经过发明人研究分析得知,如果在等离子体反应腔室中,利用CO与N2的混合气体对开口进行一步刻蚀后处理,虽然去除了金属导电层表面的反应残留物,但是形成开口刻蚀步骤中对侧壁造成的损伤没有进行修复处理;利用N2对所述开口进行一步刻蚀后处理,不仅对开口的侧壁损伤没有修复,而且在开口的内部的含氟残留物去除不干净;利用包含CH4与N2的混合气体对所述开口进行一步刻蚀后处理,虽然对开口的侧壁损伤进行修复,但是刻蚀后处理操作后,在金属导电层表面仍然会存在含氟残留物;利用包含O2与N2的混合气体对所述开口进行一步刻蚀后处理,不仅在金属导电层表面会存在含氟残留物,而且氧气会使介电层的k值进一步升高,加剧开口的侧壁损伤。
发明人经过创造性劳动,获得了一种开口的形成方法,具体参考图2:
步骤S20,提供半导体衬底;
步骤S21,在半导体衬底上形成金属导电层;
步骤S22,在金属导电层上形成介电层后,在所述介电层内形成开口,所述开口暴露出金属导电层表面,所述金属导电层表面具有反应残留物,开口侧壁具有缺陷;
步骤S23,采用第一气体去除开口底部金属导电层上的反应残留物;
步骤S24,采用第二气体修复开口侧壁缺陷;
步骤S25,在第一气体和第二气体处理后,采用第三气体去除金属导电层表面的聚合物。
本实施方式中,第一气体采用CO与N2的混合气体去除底部金属导电层表面的含氟残留物,CO与含氟残留物中的F反应生成不影响集成电路性能的易挥发产物。当第一气体处理反应结束以后,停止通入第一气体,真空系统中的泵将系统中易挥发产物抽走后还剩少部分易去除的第一聚合物;然后通入第二气体,第二气体采用CH4与N2的混合气体对所述开口进行处理,通过输入CH4来提供C源一方面对开口形成后的侧壁损伤进行有效的C补充;另一方面,有利于侧壁的Si-C键的形成以减小介电层的密度从而降低k值,对侧壁损伤进行修复,修复后生成物为不影响集成电路性能的易挥发产物。当第二气体处理反应结束以后,停止通入第二气体,真空系统中的泵将系统中易挥发产物抽走后还剩少部分易去除的第二聚合物;然后通入第三气体,第三气体采用N2,在不引入其他杂质的情况下,去除第一气体和第二气体处理开口内缺陷过程中在底部金属导电层表面形成聚合物。上述处理可以提高器件的成品率和可靠性,同时提高器件的电学性能。
下面结合附图,通过具体实施例,对本发明的技术方案进行清楚、完整的描述。
实施例一
图3至图14是本发明第一个实施例中形成带有开口的双镶嵌结构的实施例示意图。
如图3所示,提供半导体衬底10,所述半导体衬底10可以是单晶硅(monocrystalline)衬底,也可以是绝缘体上硅(silicon on insulator)衬底。当然,它也可以是本领域技术人员所熟知的其它衬底材料。其中,半导体衬底10上可已形成有半导体元件,如晶体管(transistor)、电容器(capacitor)、整流器(rectifier)等。
如图4所示,在形成有半导体器件的半导体衬底10上形成第一层间介电层11。
本实施例中,形成所述第一层间介电层11的工艺可为化学气相沉积(CVD)、物理气相沉积(PVD)等;所述第一层间介电层11的材质可为低k介电材料,如SiO2、SiOF、SiCOH、SiO、SiCO或者SiCON等,还可以为超低k介电材料,如黑钻石等。
如图5所示,在第一层间介电层11上形成分立的金属导电层12,所述金属导电层12通过第一层间介电层11内的导电结构与半导体衬底10上的半导体元件连接;在分立的金属导电层12之间的第一层间介电层11上形成第二层间介电层13,所述第二层间介电层13的表面与金属导电层12的表面齐平。
本实施例中,所述金属导电层12可以为铝或铜。
如果金属导电层12为铝,则形成金属导电层12的工艺如下:在第一层间介电层11上形成铝层;对铝层进行刻蚀至暴露第一层间介电层11,形成分立的金属导电层12;在第一层间介电层11上形成第二层间介电层13,所述第二层间介电层13填充满分立的金属导电层12之间的区域。
如果金属导电层12为铜,则形成金属导电层12的工艺如下:在第一层间介电层11上形成第二层间介电层13;刻蚀第二层间介电层13至暴露第一层间介电层11,形成多个沟槽;然后,用电镀工艺在沟槽内填充满金属导电层12。
本实施例中,所述第二层间介电层13的形成工艺可为化学气相沉积(CVD)、物理气相沉积(PVD)等;所述第二层间介电层13的材质可为低k介电材料,如SiO2、SiOF、SiCOH、SiO、SiCO、或者SiCON等,还可以为超低k介电材料,如黑钻石等。
如图6所示,在金属导电层12和第二层间介电层13上先形成阻挡层14;然后于阻挡层14上形成介电层15。
本实施例中,所述介电层15为低k介电层或超低k介电层。所谓低k介电层可以是介电常数为小于4、大于等于2.2的介电材料,如SiO2、SiOF、SiCOH、SiO、SiCO或者SiCON等;所谓超低k介电层可以是介电常数小于2.2的介电材料,如黑钻石等。为了减小电路中的RC延迟,介电层15采用超低k介电材料。
本实施例中,所述阻挡层14可起到防止金属导电层12扩散到上方后续形成的介电层15上,还可起到刻蚀停止层的作用。除本实施例外,阻挡层14是可选的,即介电层15可直接形成于金属导电层12和第二层间介电层13上。
如图7所示,在介电层15上形成抗反射涂层(anti-reflective coating,ARC)16,在抗反射涂层16上形成具有通孔图形的第一光刻胶层17。以第一光刻胶层17为掩膜,刻蚀抗反射涂层16及介电层15至露出阻挡层14表面,形成通孔18。
本实施例中,在刻蚀步骤中,刻蚀形成通孔18所采用的刻蚀气体含氟和氧,与第一光刻胶17中转化的碳、刻蚀生成物在通孔18内形成反应残留物23,并且通孔18的侧壁由于C的严重流失和侧壁的k值升高而形成侧壁损伤24。
如图8所示,利用灰化工艺去除第一光刻胶层17,然后去除抗反射涂层16。接着,在介电层15上形成填充材料层20,一部分填充材料层20填充在通孔18内,一部分填充材料层20覆盖在介电层15上方。所述填充材料层20具有较好的填充性能,例如,它可以是抗反射涂层。在填充材料层20上形成图形化的第二光刻胶层19,第二光刻胶层19用于定义沟槽的位置。
如图9所示,以图形化的第二光刻胶层19为掩膜,利用含氟和氧的刻蚀气体刻蚀填充材料层20及介电层15,形成沟槽21,此时,通孔18的底部有残余的填充材料层20。
如图10所示,去除残留的光刻胶19、残留的填充材料层20然后去除通孔18正下方的阻挡层14。所述沟槽21与通孔18形成双镶嵌开口22。在刻蚀介电层15形成双镶嵌开口22的过程中,由于第二光刻胶19中转化的碳与刻蚀气体(含氟和氧),刻蚀生成物在双镶嵌开口22内部的金属导电层12表面形成反应残留物23’,并且双镶嵌开口22的侧壁由于C严重流失和侧壁k值升高而形成侧壁损伤24’。
如图11所示,利用第一气体25将双镶嵌开口22内的反应残留物23’去除,防止该反应残留物23’与金属导电层12反应。所述反应残留物23’为难去除的含氟残留物,本实施例中,所述第一气体25为CO与N2的混合气体。CO与含氟残留物23’中的F反应生成不影响集成电路性能的产物,所述产物大部分为易挥发产物,可被真空系统中的泵抽走,如图12所示,还剩少部分易去除的第一聚合物31。
所述N2为辅助气体,作用为稀释CO气体,以增加刻蚀的速度和均匀性并且减小负载效应。
利用第一气体25将双镶嵌开口22内的反应残留物23’去除是在等离子体反应腔室中进行的,该等离子体反应腔室与刻蚀双镶嵌开口22所采用的等离子体反应腔室可为同一腔室。
利用第一气体25将双镶嵌开口22内的反应残留物23’去除的工艺条件直接影响器件的电学性能、器件的成品率和可靠性,发明人经过不断研究与试验得出,较佳地,所述工艺条件包括:CO的流量为10sccm~200sccm,N2的流量为100sccm~500sccm,第一气体处理采用的压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理时间为8s~60s,否则会有刻蚀后处理效果不好、不稳定和所述开口的CD尺寸易发生变化等不利影响。
当第一气体处理反应结束以后,停止通入第一气体,真空系统中的泵将系统中易挥发产物抽走后还剩少部分易去除的第一聚合物31,然后在同一等离子体反应腔室中通入第二气体。在其它实施例中,也可以采用不同的等离子体反应腔室。
继续参考图11,在形成双镶嵌开口22的刻蚀过程中,双镶嵌开口22的侧壁形成损伤24’具体包括两种情况:第一,双镶嵌开口侧壁中C的严重流失;第二,在形成双镶嵌开口的刻蚀气体中含有O2等辅助气体,氧成分的加入一方面会与介电层中的Si形成Si-O键,增加开口侧壁介电层的密度从而使得开口侧壁介电层的k值升高,另一方面会改变开口侧壁介电层15的结构形成易亲水性物质,易亲水性使得开口侧壁介电层的k值升高。上述侧壁损伤24’影响器件的成品率、可靠性和电学性能,如电迁移性能、应力迁移性能等。
如图12所示,发明人发现采用第二气体26可以修复所述双镶嵌开口侧壁缺陷24’,所述第二气体26为CH4与N2的混合气体。采用CH4一方面提供C源,对侧壁中流失的C原子进行有效的补充;另一方面,可以使得C原子与介电层中的Si形成极化较弱的Si-C键代替Si-O键,Si-C键具有低极性网格,因此形成的材料密度降低从而降低了k值,从而对所述侧壁损伤24’进行修复。
如图13所示,经第二气体修复后的生成物为不影响集成电路性能的产物,所述产物大部分为易挥发产物,可被真空系统中的泵抽走,还剩少部分易去除的第二聚合物32。
第二气体26中所述N2为辅助气体,作用为稀释CO气体,以增加刻蚀的速度和均匀性并且减小负载效应。
发明人发现,在其它实施例中,H2也可以用作对双镶嵌开口22的侧壁中的C原子补充,但是补充效果没有CH4的效果好。
利用第二气体26将双镶嵌开口22侧壁损伤24’修复是在等离子体反应腔室中进行的。所述侧壁修复的工艺条件直接影响器件的电学性能、器件的成品率和可靠性,发明人经过不断研究与试验得出,较佳地,所述工艺条件包括:CH4的流量为10sccm~200sccm,N2的流量为100sccm~500sccm,第二气体处理采用的压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理的时间为8s~60s。否则会有刻蚀后处理效果不好、不稳定和所述开口的CD尺寸易发生变化等不利影响。
当第二气体处理反应结束以后,停止通入第二气体,真空系统中的泵将系统中易挥发产物抽走后还剩少部分易去除的第二聚合物31,然后在同一等离子体反应腔室中通入第三气体。在其它实施例中,也可以采用不同的等离子体反应腔室。
继续参考图13,第一气体和第二气体对所述双镶嵌开口进行处理后,所述双镶嵌开口22的底部的金属导电层表面具有聚合物30,此聚合物30较容易去除,所述聚合物30的形成有两种途径,采用第一气体25去除反应残留物时形成的第一聚合物31和采用第二气体26修复开口侧壁缺陷24’的第二聚合物32。采用第三气体27将上述聚合物30去除,本实施例中,所述第三气体为氮气。所述聚合物30与N2反应生成易挥发物质,可被真空系统中的泵抽走。选择N2一方面去除聚合物30的效果好,另一方面还可以在所述双镶嵌开口22中不引入其它杂质。
利用第三气体27将双镶嵌开口22聚合物30去除是在等离子体反应腔室中进行的。发明人经过不断研究得知,较优地,工艺条件为:N2的流量为100sccm~500sccm,压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理时间为8s~60s,否则会有刻蚀后处理效果不好、不稳定和所述开口的CD尺寸易发生变化等不利影响。
经过上述步骤的双镶嵌开口22如图14所示,所述开口内壁损伤被修复,而且双镶嵌开口22暴露出的金属导电层表面也没有反应残留物,提高了后续半导体器件的电学性能。
除本实施例的工艺外,双镶嵌开口还可以是先形成沟槽,后形成通孔。
在其他实施例中,所述双镶嵌开口形成后,先采用第二气体修复所述双镶嵌开口侧壁缺陷,所述第二气体为CH4与N2的混合气体,当第二气体处理反应结束以后,停止通入第二气体,真空系统中的泵将系统中易挥发产物抽走后还剩少部分易去除的第二聚合物;然后在同一等离子体反应腔室或不同的等离子体反应腔室中通入第一气体,采用第一气体将双镶嵌开口内的反应残留物去除,所述第一气体为CO与N2的混合气体,当第一气体处理反应结束以后,停止通入第一气体,真空系统中的泵将系统中易挥发产物抽走后还剩少部分易去除的第一聚合物;然后在同一等离子体反应腔室或不同的等离子反应腔室中通入第三气体,采用第三气体去除第一气体和第二气体处理后在所述底部金属导电层表面的易去除聚合物,所述第三气体为N2,一方面与所述聚合物有很好的反应效果,另一方面可以防止在最后一步开口处理中引入其他杂质。
实施例二
实施例二与上面的实施例的区别为在形成图形化的第一光刻胶层之前,还可在介电层上形成图形化的硬掩膜层,所述图形化的硬掩膜层用于定义沟槽的位置,图形化的光刻胶层定义通孔的位置,然后去除残余的光刻胶层和硬掩膜层。具体如下:
首先,提供半导体衬底;在半导体衬底上形成金属导电层;在金属导电层上形成介电层,具体请参考第一实施例。
接着,在所述介电层上形成硬掩膜层。
所述硬掩膜层可以是由常见的硬掩膜材料形成,如氧化硅、氮化硅、氮氧化硅、碳化硅。但随着半导体器件尺寸不断缩小,获得特征尺寸逐渐缩小的通孔、沟槽变得越来越困难,且仅使用上述掩膜材料会导致孔、沟槽的形貌不佳。因此,金属硬掩膜(metal hard mask)材料和氮化硼材料的应用可以提供较佳的形貌控制。故在本发明的优选实施例中,所述硬掩膜层为金属硬掩膜,在所述金属硬掩膜下方还可形成其它硬掩膜层如碳化硅、氮化硅等。所述金属硬掩膜的材质可为氮化钛等常见的金属硬掩膜材料。
在介电层上形成硬掩膜层之后,可在硬掩膜层上形成图形化光刻胶层,然后以图形化光刻胶层为掩膜刻蚀硬掩膜层,即可在硬掩膜层中形成定义沟槽的第一图形。
然后,在具有第一图形的硬掩膜层上形成具有第二图形的光刻胶层。第二图形用于定义通孔的位置。较佳地,在形成光刻胶层之前,还可在硬掩膜层上形成抗反射涂层(anti-reflective coating)。
接着,以具有第二图形的光刻胶层为掩膜刻蚀介电层,形成通孔。所述刻蚀气体包含氟和氧,刻蚀通孔的过程中,光刻胶中转化的碳与刻蚀气体(含氟和氧),刻蚀生成物在通孔内部的金属导电层表面形成反应残留物,并且双镶嵌开口的侧壁由于C严重流失和k值升高而形成侧壁损伤。去除残余的光刻胶层,去除工艺可为灰化工艺。然后,以具有第二图形的硬掩膜层为掩膜,利用包含氟和氧的刻蚀气体刻蚀介电层,形成双镶嵌开口,然后去硬掩膜层。所述双镶嵌开口暴露出金属导电层表面,所述金属导电层表面具有反应残留物(含氟残留物),是由于刻蚀沟槽的过程中,光刻胶中转化的碳与刻蚀气体(含氟和氧),刻蚀生成物在沟槽内部的金属导电层表面形成反应残留物,并且双镶嵌开口的侧壁由于C严重流失和侧壁k值升高而形成侧壁损伤。
对所述双镶嵌开口的反应残留物(含氟残留物)的去除和对侧壁缺陷的修复处理请参考上一个实施例。
实施例三
上面实施例是采用第一气体至第三气体对双镶嵌开口进行刻蚀后处理,第三实施例可以采用第一气体至第三气体直接对介电层内的通孔进行刻蚀后处理。
如图15所示,提供半导体衬底40,具体请参考第一实施例。
如图16所示,在形成有半导体器件的半导体衬底40上形成第一层间介电层41;在第一层间介电层41上形成分立的金属导电层42,所述金属导电层42通过第一层间介电层41内的导电结构与半导体衬底40上的半导体元件连接;在分立的金属导电层42之间的第一层间介电层41上形成第二层间介电层43,所述第二层间介电层43的表面与金属导电层42的表面齐平。本实施例中,所述金属导电层42可以为铝或铜。具体请参考第一实施例。
如图17所示,在金属导电层42和第二层间介电层43上方还可先形成阻挡层44,然后于阻挡层44上形成介电层45。具体请参考第一实施例。
如图18所示,,在介电层45上形成图形化的光刻胶层,光刻胶层用于定义通孔的位置。以图形化的光刻胶层为掩膜,刻蚀介电层45,形成通孔48。
然后去除光刻胶层,通孔48下方的阻挡层44,所述通孔48暴露出金属导电层表面42。由于刻蚀形成通孔48所采用的刻蚀气体含氟和氧,与光刻胶47中转化的碳、刻蚀生成物在通孔48内部的金属导电层42表面形成反应残留物49,并且通孔48的侧壁由于C严重流失和侧壁k值升高而形成侧壁损伤55。具体请参考第一实施例。
接续参考图18所示,采用第一气体52去除反应残留物49,所述第一气体为CO和N2的混合物,具体请参考第一实施例。
当第一气体处理反应结束以后,停止通入第一气体,真空系统中的泵将系统中易挥发产物抽走后如图19所示,所述通孔48内部具有第一聚合物51。然后在同一等离子体反应腔室中通入第二气体53,在其它实施例中,也可以采用不同的等离子体反应腔室。
继续参考图19,采用第二气体53修复所述通孔侧壁损伤55,所述第二气体为CH4和N2的混合物。具体参考第一实施例。
当第二气体处理反应结束以后,停止通入第二气体53,真空系统中的泵将系统中易挥发产物抽走后如图20所示,所述通孔48内部具有第二聚合物52。然后在同一等离子体反应腔室中通入第三气体54,在其它实施例中,也可以采用不同的等离子体反应腔室。
继续参考图20,在第一气体52和第二气体53处理后,所述通孔底部的金属导电层表面具有聚合物50(包括第一聚合物51和第二聚合物52),采用第三气体54去除聚合物50,所述第三气体为N2。具体请参考第一实施例。
通过上述各实施例,本发明在形成开口之后,所述开口暴露出金属导电层表面,在刻蚀过程中,由光刻胶中的碳转化而来并与刻蚀气体(主要含氟,如C2F4)和刻蚀生成物结合在一起在开口底部金属导电层表面形成反应残留物,而且在刻蚀过程中由于O2的引入,引起开口的侧壁C流失和侧壁k值升高等缺陷,造成器件的成品率和可靠性下降,同时电学性能也受到影响。采用第一气体可以去除反应残留物,所述第一气体为CO和N2的混合物;采用第二气体可以修复开口的侧壁缺陷,所述第二气体为CH4和N2的混合物;在第一气体和第二气体对开口进行处理后,在金属导电层表面生成新的生成物即容易去除的聚合物,采用第三气体去除,所述第三气体为N2,上述对所述开口进行三步刻蚀后处理提高了半导体器件的电学性能、成品率和可靠性。
上述通过实施例的说明,应能使本领域专业技术人员更好地理解本发明,并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此,本发明不应被理解为限制于本文所示的上述实施例,其保护范围应由所附的权利要求书来界定。
Claims (13)
1.一种开口的形成方法,其特征在于,包括,
提供半导体衬底;
在半导体衬底上形成金属导电层;
在金属导电层上形成介电层后,在介电层内形成开口,所述开口暴露出金属导电层表面,所述金属导电层表面具有反应残留物,开口侧壁具有缺陷;
采用第一气体去除开口底部金属导电层上的反应残留物;
采用第二气体修复开口侧壁缺陷;
在第一气体和第二气体处理后,采用第三气体去除金属导电层表面的聚合物。
2.根据权利要求1所述的开口的形成方法,其特征在于,所述第一气体是CO与N2的混合气体。
3.根据权利要求2所述的开口形成方法,其特征在于,CO的流量为10sccm~200sccm,N2的流量为100sccm~500sccm,第一气体处理采用的压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理时间为8s~60s。
4.根据权利要求1所述的开口的形成方法,其特征在于,所述第二气体是CH4与N2的混合气体。
5.根据权利要求4所述的开口形成方法,其特征在于,CH4的流量为10sccm~200sccm,N2的流量为100sccm~500sccm,第二气体处理采用的压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理的时间为8s~60s。
6.根据权利要求1所述的开口的形成方法,其特征在于,所述第三气体是N2。
7.根据权利要求6所述的开口的形成方法,其特征在于,N2的流量为100sccm~500sccm,压力为10Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,处理的时间为8s~60s。
8.根据权利要求1所述的开口的形成方法,其特征在于,形成开口的步骤包括:
在所述介电层上形成图形化掩膜层;
以图形化掩膜层为掩膜,对所述介电层进行刻蚀,在所述介电层内形成开口;
去除图形化掩膜层。
9.根据权利要求8所述的开口的形成方法,其特征在于,刻蚀介电层采用的气体含氟和氧。
10.根据权利要求1所述的开口的形成方法,其特征在于,所述介电层为低k材料或超低k材料。
11.根据权利要求10所述的开口的形成方法,其特征在于,所述低k材料为SiO2、SiOF、SiCOH、SiO、SiCO或者SiCON中的一种。
12.根据权利要求10所述的开口的形成方法,其特征在于,所述超低k材料为黑钻石。
13.根据权利要求8所述的开口的形成方法,其特征在于,所述掩膜层的材料为氧化硅、氮化硅、氮化硼、氮化钛、氮化钽或金属中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210114819.1A CN103377913B (zh) | 2012-04-18 | 2012-04-18 | 开口的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210114819.1A CN103377913B (zh) | 2012-04-18 | 2012-04-18 | 开口的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103377913A true CN103377913A (zh) | 2013-10-30 |
CN103377913B CN103377913B (zh) | 2016-08-31 |
Family
ID=49462861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210114819.1A Active CN103377913B (zh) | 2012-04-18 | 2012-04-18 | 开口的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103377913B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105336585A (zh) * | 2014-06-13 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法和互连结构的形成方法 |
CN105336565A (zh) * | 2014-06-12 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 浸没式曝光后清洗水印的方法 |
CN105336576A (zh) * | 2014-08-12 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法 |
CN105590832A (zh) * | 2014-10-21 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 垫片晶体缺陷去除方法 |
CN105826262A (zh) * | 2015-01-08 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN106206422A (zh) * | 2016-08-19 | 2016-12-07 | 上海华力微电子有限公司 | 降低金属硬质掩模大马士革一体化刻蚀缺陷生长的方法 |
CN107731841A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种改善3d nand闪存seg生长质量的方法 |
CN111092014A (zh) * | 2018-10-24 | 2020-05-01 | 中电海康集团有限公司 | 半导体器件的制造方法 |
CN112201615A (zh) * | 2020-09-09 | 2021-01-08 | 长江存储科技有限责任公司 | 半导体器件的焊盘制造方法及半导体器件制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130166A (en) * | 1999-02-01 | 2000-10-10 | Vlsi Technology, Inc. | Alternative plasma chemistry for enhanced photoresist removal |
US20030073314A1 (en) * | 2001-10-11 | 2003-04-17 | Epion Corporation | GCIB processing to improve interconnection vias and improved interconnection via |
US6642153B1 (en) * | 2002-07-31 | 2003-11-04 | Taiwan Semiconductor Manufacturing Co. Ltd | Method for avoiding unetched polymer residue in anisotropically etched semiconductor features |
US20030205249A1 (en) * | 2001-04-17 | 2003-11-06 | United Microelectronics Corp. | Method of cleaning a dual damascene structure |
CN1523656A (zh) * | 2003-02-17 | 2004-08-25 | ��ʽ���������Ƽ� | 半导体装置的制造方法 |
CN1526161A (zh) * | 2000-11-07 | 2004-09-01 | 摩托罗拉公司 | 清除由形成通孔的处理所产生的蚀刻残余物的方法 |
US6951709B2 (en) * | 2002-05-03 | 2005-10-04 | Micron Technology, Inc. | Method of fabricating a semiconductor multilevel interconnect structure |
CN101047126A (zh) * | 2006-03-27 | 2007-10-03 | 东京毅力科创株式会社 | 低介电常数膜的损伤修复方法、半导体制造装置、存储介质 |
-
2012
- 2012-04-18 CN CN201210114819.1A patent/CN103377913B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130166A (en) * | 1999-02-01 | 2000-10-10 | Vlsi Technology, Inc. | Alternative plasma chemistry for enhanced photoresist removal |
CN1526161A (zh) * | 2000-11-07 | 2004-09-01 | 摩托罗拉公司 | 清除由形成通孔的处理所产生的蚀刻残余物的方法 |
US20030205249A1 (en) * | 2001-04-17 | 2003-11-06 | United Microelectronics Corp. | Method of cleaning a dual damascene structure |
US20030073314A1 (en) * | 2001-10-11 | 2003-04-17 | Epion Corporation | GCIB processing to improve interconnection vias and improved interconnection via |
US6951709B2 (en) * | 2002-05-03 | 2005-10-04 | Micron Technology, Inc. | Method of fabricating a semiconductor multilevel interconnect structure |
US6642153B1 (en) * | 2002-07-31 | 2003-11-04 | Taiwan Semiconductor Manufacturing Co. Ltd | Method for avoiding unetched polymer residue in anisotropically etched semiconductor features |
CN1523656A (zh) * | 2003-02-17 | 2004-08-25 | ��ʽ���������Ƽ� | 半导体装置的制造方法 |
CN101047126A (zh) * | 2006-03-27 | 2007-10-03 | 东京毅力科创株式会社 | 低介电常数膜的损伤修复方法、半导体制造装置、存储介质 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105336565A (zh) * | 2014-06-12 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 浸没式曝光后清洗水印的方法 |
CN105336585A (zh) * | 2014-06-13 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法和互连结构的形成方法 |
CN105336585B (zh) * | 2014-06-13 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法和互连结构的形成方法 |
CN105336576A (zh) * | 2014-08-12 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法 |
CN105590832A (zh) * | 2014-10-21 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 垫片晶体缺陷去除方法 |
CN105826262A (zh) * | 2015-01-08 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN106206422A (zh) * | 2016-08-19 | 2016-12-07 | 上海华力微电子有限公司 | 降低金属硬质掩模大马士革一体化刻蚀缺陷生长的方法 |
CN106206422B (zh) * | 2016-08-19 | 2019-05-31 | 上海华力微电子有限公司 | 降低金属硬质掩模大马士革一体化刻蚀缺陷生长的方法 |
CN107731841A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种改善3d nand闪存seg生长质量的方法 |
CN111092014A (zh) * | 2018-10-24 | 2020-05-01 | 中电海康集团有限公司 | 半导体器件的制造方法 |
CN112201615A (zh) * | 2020-09-09 | 2021-01-08 | 长江存储科技有限责任公司 | 半导体器件的焊盘制造方法及半导体器件制造方法 |
CN112201615B (zh) * | 2020-09-09 | 2024-04-19 | 长江存储科技有限责任公司 | 半导体器件的焊盘制造方法及半导体器件制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103377913B (zh) | 2016-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103377913A (zh) | 开口的形成方法 | |
US9006106B2 (en) | Method of removing a metal hardmask | |
US6168726B1 (en) | Etching an oxidized organo-silane film | |
US7078352B2 (en) | Methods for selective integration of airgaps and devices made by such methods | |
EP1182275B1 (en) | Method of forming an interlayer insulating film | |
US20090104774A1 (en) | Method of manufacturing a semiconductor device | |
US20060148243A1 (en) | Method for fabricating a dual damascene and polymer removal | |
CN102082114B (zh) | 双大马士革结构的形成方法 | |
WO2000014793A2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
JP2000332112A (ja) | 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法 | |
JP2010503207A (ja) | 高アスペクト比のフィーチャを形成するための選択的化学エッチングおよび関連構造 | |
CN1828845A (zh) | 镶嵌结构与其形成方法 | |
US20070123017A1 (en) | Device with self aligned gaps for capacitance reduction | |
US20100304566A1 (en) | Establishing a hydrophobic surface of sensitive low-k dielectrics of microstructure devices by in situ plasma treatment | |
CN104425357B (zh) | 双镶嵌结构的形成方法 | |
TW200411828A (en) | Method of forming metal line in semiconductor device | |
US8809185B1 (en) | Dry etching method for metallization pattern profiling | |
CN102420168A (zh) | 一种湿法清洗等离子体刻蚀残留物的方法 | |
CN103377991B (zh) | 沟槽的形成方法 | |
TW202017108A (zh) | 半導體結構及其形成方法 | |
TW507286B (en) | Method and apparatus for fabricating semiconductor devices | |
CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
CN101764081B (zh) | 连接孔的制造方法 | |
US9679802B2 (en) | Method of etching a porous dielectric material | |
US20100301494A1 (en) | Re-establishing a hydrophobic surface of sensitive low-k dielectrics in microstructure devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |