CN105336576A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN105336576A CN105336576A CN201410394942.2A CN201410394942A CN105336576A CN 105336576 A CN105336576 A CN 105336576A CN 201410394942 A CN201410394942 A CN 201410394942A CN 105336576 A CN105336576 A CN 105336576A
- Authority
- CN
- China
- Prior art keywords
- opening
- semiconductor device
- layer
- passivation layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种半导体器件,包括:半导体基底,所述半导体基底上形成有一铝垫片;钝化层,覆盖所述铝垫片,所述钝化层中形成有一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;以及第一开口侧墙,位于所述第一开口的侧壁上。同时,本发明提供一种半导体器件的制备方法,包含:提供半导体基底,在所述半导体基底上形成一铝垫片;形成一钝化层,所述钝化层覆盖所述铝垫片;形成一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;以及在所述第一开口的侧壁上形成一第一开口侧墙。本发明的半导体器件以及制备方法的工艺的可靠性高,可以减少或避免在铝垫片上形成三氟化铝晶体的缺陷。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种半导体器件及其制备方法。
背景技术
目前,在半导体器件的后段(back-end-of-line,BEOL)工艺中,制作半导体集成电路时,半导体器件层形成之后,需要在半导体器件层之上形成多层金属互连层,半导体器件层通过多层金属互连层与顶层互连层的铝垫片实现电导通。一般的,需要在顶层互连层的表面沉积一层钝化层,以保护半导体器件免受潮气、划伤以及沾污的影响。
为了将电信号引入到半导体器件,需要在钝化层上形成一开口,以暴露出部分铝垫片。如图1所示,半导体基底100上形成有铝垫片110,铝垫片(AlPad)110位于顶层互连层中。铝垫片110上形成有钝化层120,开口121贯穿钝化层120,并暴露出铝垫片110。
在现有技术中,采用干法刻蚀工艺形成开口121,在该干法刻蚀工艺中通常会使用含氟(F)气体,从而在刻蚀的过程中,产生含氟副产物(residue)附着在开口121的侧壁上。然而,随着时间的推移,含氟副产物中的氟会挥发出来,与开口121底部的铝垫片110中的铝发生反应,形成三氟化铝(AlF3)晶体,三氟化铝晶体粘附在开口121底部的铝垫片110上,形成缺陷,而影响器件的性能。
发明内容
本发明的目的在于,提供一种半导体器件及其制备方法,可以减少或避免在铝垫片上形成三氟化铝晶体的缺陷。
为解决上述技术问题,本发明提供一种半导体器件的制备方法,包括:
提供半导体基底,在所述半导体基底上形成一铝垫片;
形成一钝化层,所述钝化层覆盖所述铝垫片;
形成一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;以及
在所述第一开口的侧壁上形成一第一开口侧墙。
可选的,在所述第一开口的侧壁上形成一第一开口侧墙的步骤包括:
形成一保护层,所述保护层覆盖所述第一开口的底部和所述第一开口的侧壁;
去除所述第一开口的底部上的所述保护层,以暴露出部分所述铝垫片,并保留所述第一开口的侧壁上的所述保护层,形成所述第一开口侧墙。
可选的,在所述半导体器件的制备方法中,采用干法刻蚀工艺去除所述第一开口的底部上的所述保护层。
可选的,在所述半导体器件的制备方法中,所述保护层的厚度为
可选的,在所述半导体器件的制备方法中,在所述铝垫片和钝化层之间形成一抗反射层,所述第一开口贯穿所述抗反射层。
可选的,在所述半导体器件的制备方法中,所述抗反射层为电介质抗反射层。
可选的,在所述半导体器件的制备方法中,在所述钝化层中形成未暴露所述铝垫片的第二开口,并在所述第二开口的侧壁上形成一第二开口侧墙。
可选的,在所述半导体器件的制备方法中,所述第二开口侧墙的材料为氮化硅。
可选的,在所述半导体器件的制备方法中,在所述钝化层上形成一硬质掩膜层。
可选的,在所述半导体器件的制备方法中,所述硬质掩膜层的材料为氮化硅。
可选的,在所述半导体器件的制备方法中,所述第一开口侧墙的材料为氮化硅。
可选的,在所述半导体器件的制备方法中,所述钝化层的材料为氧化硅。
根据本发明的另一面,还提供一种半导体器件,包括:
半导体基底,所述半导体基底上形成有一铝垫片;
钝化层,覆盖所述铝垫片,所述钝化层中形成有一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;以及
第一开口侧墙,位于所述第一开口的侧壁上。
可选的,在所述半导体器件中,所述铝垫片和钝化层之间形成有一抗反射层,所述第一开口贯穿所述抗反射层。
可选的,在所述半导体器件中,所述抗反射层为电介质抗反射层。
可选的,在所述半导体器件中,所述钝化层中还形成有一未暴露所述铝垫片的第二开口,所述第二开口的侧壁上形成一第二开口侧墙。
可选的,在所述半导体器件中,所述第二开口侧墙的材料为氮化硅。
可选的,在所述半导体器件中,所述钝化层上形成有一硬质掩膜层,所述第一开口贯穿所述硬质掩膜层。
可选的,在所述半导体器件中,所述硬质掩膜层的材料为氮化硅。
可选的,在所述半导体器件中,所述第一开口侧墙的材料为氮化硅。
可选的,在所述半导体器件中,所述钝化层的材料为氧化硅。
可选的,在所述半导体器件中,所述第一开口侧墙的厚度为
与现有技术相比,本发明提供的半导体器件及其制备方法具有以下优点:
在半导体器件及其制备方法中,在所述第一开口的侧壁上形成一第一开口侧墙,所述第一开口侧墙可以隔绝在形成所述第一开口时产生的含氟副产物,从而可以防止含氟副产物中的氟会挥发出来,以避免氟与开口底部的铝垫片中的铝发生反应,可以避免在铝垫片上形成三氟化铝晶体的缺陷。
附图说明
图1为现有技术中的嵌入式闪存的示意图;
图2为本发明一实施例中半导体器件的制备方法的流程图;
图3至图9为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
具体实施方式
下面将结合示意图对本发明的半导体器件及其制备方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种半导体器件的制备方法,包括如下步骤:
步骤S11,提供半导体基底,在所述半导体基底上形成一铝垫片;
步骤S12,形成一钝化层,所述钝化层覆盖所述铝垫片;
步骤S13,形成一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;
步骤S14,在所述第一开口的侧壁上形成一第一开口侧墙。
采用上述制备方法,可以避免在铝垫片上形成三氟化铝晶体的缺陷,可以提高工艺的可靠性。
根据本发明的核心思想,还提供一种半导体器件,包括:
半导体基底,所述半导体基底上形成有一铝垫片;
钝化层,覆盖所述铝垫片,所述钝化层中形成有一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;以及
第一开口侧墙,位于所述第一开口的侧壁上。
以下结合图2和图3至图9,具体说明本发明的半导体器件及其制备方法。其中,图2为本发明一实施例中半导体器件的制备方法的流程图;图3至图9为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
首先,进行步骤S11,如图3所示,提供半导体基底200,在所述半导体基底200上形成一铝垫片210。其中,所述半导体基底200中可以包括半导体器件层(半导体器件层中包括有源区、栅极等结构)、多层金属互连层等必要的结构,此为本领域的技术人员可以理解的,在图3中未具体示出。
较佳的,如图4所示,在所述铝垫片210上形成一抗反射层230,在步骤S13中,所述抗反射层230有利于减小所述铝垫片210表面的光反射。优选的,所述抗反射层230为电介质抗反射层(dielectricanti-reflectioncoat,简称DARK),例如氮化硅抗反射层等等。在本实施例中,还可以在所述抗反射层230中形成一金属层231,用于制备功能器件结构,所述金属层231形成于部分所述抗反射层230的表面。
接着进行步骤S12,如图5所示,形成一钝化层220,所述钝化层220覆盖所述铝垫片210,在本实施例中,由于所述铝垫片210上形成有所述抗反射层230,所以,所述钝化层220覆盖所述抗反射层230。较佳的,所述钝化层220的材料为氧化硅,氧化硅具有很好的保护作用。但是,所述钝化层220的材料并不限于为氧化硅,还可以为氮氧化硅等材料。其中,所述钝化层220可以为单层膜结构或多层膜结构,以提高保护效果。
在本实施例中,如图6所示,在所述钝化层220上形成一硬质掩膜层240,可以在步骤S13使得所述第一开口具有较佳的形貌。较佳的,所述硬质掩膜层240的材料可以为氮化硅等材料。
然后进行步骤S13,如图7所示,形成一第一开口221,所述第一开口221贯穿所述钝化层220以及所述抗反射层230,并暴露出部分所述铝垫片210。所述第一开口221位于所述金属层231以外的所述钝化层220中。在步骤S13中,形成所述第一开口221的同时,还形成一第二开口222,所述第二开口222位于所述钝化层220中,并暴露出部分所述金属层231,所述第二开口222未暴露所述铝垫片210。较佳的,可以采用干法刻蚀工艺形成所述第一开口221和第二开口222,一般的,刻蚀气体包括含氟气体,例如四氟化碳、三氟甲烷等气体。在步骤S13中,可能会产生含氟副产物,所述含氟副产物会附着在所述第一开口221和第二开口222的侧壁。
之后进行步骤S14,在所述第一开口221的侧壁上形成一第一开口侧墙,并在所述第二开口222的侧壁上形成一第二开口侧墙。较佳的,所述步骤S14包括子步骤S141~子步骤S142:
进行子步骤S141,如图8所示,形成一保护层250,所述保护层250覆盖所述第一开口221的底部和所述第一开口221的侧壁,在本实施例中,所述保护层250还覆盖所述第二开口222的底部和所述第二开口222的侧壁。可以采用气相沉积的方法形成所述保护层250。较佳的,所述保护层250的材料为氮化硅,即所述第一开口侧墙和第二开口侧墙的材料均为氮化硅。所述保护层250的材料并不限于为氮化硅,只要可以隔离所述含氟副产物的材料,例如氮化钛等,亦在本发明的思想范围之内。优选的,所述保护层250的厚度为例如等,可以形成较好的第一开口侧墙和第二开口侧墙,以完全隔离所述含氟副产物。但是,所述保护层250的厚度并不限于为只要可以完全隔离所述含氟副产物,亦在本发明的思想范围之内。
进行子步骤S142,如图9所示,去除所述第一开口221的底部上的所述保护层250,以暴露出所述第一开口221的底部的所述铝垫片210,并保留所述第一开口221的侧壁上的所述保护层250,以形成所述第一开口侧墙251。在本实施例中,同时去除所述第二开口222的底部上的所述保护层250,以暴露出所述第二开口222的底部的所述金属层231,并保留所述第二开口222的侧壁上的所述保护层250,形成所述第二开口侧墙252。较佳的,采用干法刻蚀工艺去除所述第一开口221和第二开口222的底部上的所述保护层250,所述干法刻蚀工艺具有各向异性,可以完全去除所述第一开口221和第二开口222的底部上的所述保护层250,并保留所述第一开口221和第二开口222的侧壁上的所述保护层250。
经过上述工艺步骤,形成了如图9所示的半导体器件1,在所述半导体器件1中,所述半导体基底200上形成有所述铝垫片210,所述铝垫片210上形成有所述抗反射层230,所述钝化层230覆盖所述抗反射层230,所述钝化层230中形成有所述第一开口221以及第二开口222。所述第一开口221贯穿所述钝化层220、抗反射层230,并暴露出部分所述铝垫片210,所述第一开口侧墙251位于所述第一开口221的侧壁上。所述第二开口222未暴露所述铝垫片210,所述第二开口侧墙252位于所述第二开口222的侧壁上。所述钝化层220上还形成有所述硬质掩膜层240,所述第一开口221和第二开口222贯穿所述硬质掩膜层240。所述第一开口侧墙251和的第二开口侧墙252厚度较佳的为例如等。
所述第一开口侧墙251和所述第二开口侧墙252可以隔绝附着在所述第一开口221和第二开口222的侧壁上的含氟副产物,从而可以防止含氟副产物中的氟会挥发出来,以避免氟与所述第一开口221的底部的铝垫片210中的铝发生反应,可以避免在所述铝垫片210上形成三氟化铝晶体的缺陷,提高工艺的可靠性。
综上,本发明实施例提供的半导体器件的制备方法包括:提供半导体基底,在所述半导体基底上形成一铝垫片;形成一钝化层,所述钝化层覆盖所述铝垫片;形成一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;在所述第一开口的侧壁上形成一第一开口侧墙。所述第一开口侧墙可以隔绝在形成所述第一开口时产生的含氟副产物,从而可以防止含氟副产物中的氟会挥发出来,以避免氟与第一开口底部的铝垫片中的铝发生反应,可以避免在铝垫片上形成三氟化铝晶体的缺陷。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (22)
1.一种半导体器件的制备方法,包括:
提供半导体基底,在所述半导体基底上形成一铝垫片;
形成一钝化层,所述钝化层覆盖所述铝垫片;
形成一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;以及
在所述第一开口的侧壁上形成一第一开口侧墙。
2.如权利要求1所述的半导体器件的制备方法,其特征在于,在所述第一开口的侧壁上形成一第一开口侧墙的步骤包括:
形成一保护层,所述保护层覆盖所述第一开口的底部和所述第一开口的侧壁;以及
去除所述第一开口的底部上的所述保护层,以暴露出部分所述铝垫片,并保留所述第一开口的侧壁上的所述保护层,形成所述第一开口侧墙。
3.如权利要求2所述的半导体器件的制备方法,其特征在于,采用干法刻蚀工艺去除所述第一开口的底部上的所述保护层。
4.如权利要求2所述的半导体器件的制备方法,其特征在于,所述保护层的厚度为
5.如权利要求1-4中任意一项所述的半导体器件的制备方法,其特征在于,在所述铝垫片和钝化层之间形成一抗反射层,所述第一开口贯穿所述抗反射层。
6.如权利要求5所述的半导体器件的制备方法,其特征在于,所述抗反射层为电介质抗反射层。
7.如权利要求1-4中任意一项所述的半导体器件的制备方法,其特征在于,在所述钝化层中形成未暴露所述铝垫片的第二开口,并在所述第二开口的侧壁上形成一第二开口侧墙。
8.如权利要求7所述的半导体器件的制备方法,其特征在于,所述第二开口侧墙的材料为氮化硅。
9.如权利要求1-4中任意一项所述的半导体器件的制备方法,其特征在于,在所述钝化层上形成一硬质掩膜层。
10.如权利要求9所述的半导体器件的制备方法,其特征在于,所述硬质掩膜层的材料为氮化硅。
11.如权利要求1所述的半导体器件的制备方法,其特征在于,所述第一开口侧墙的材料为氮化硅。
12.如权利要求1所述的半导体器件的制备方法,其特征在于,所述钝化层的材料为氧化硅。
13.一种半导体器件,包括:
半导体基底,所述半导体基底上形成有一铝垫片;
钝化层,覆盖所述铝垫片,所述钝化层中形成有一第一开口,所述第一开口贯穿所述钝化层,并暴露出部分所述铝垫片;以及
第一开口侧墙,位于所述第一开口的侧壁上。
14.如权利要求13所述的半导体器件,其特征在于,所述铝垫片和钝化层之间形成有一抗反射层,所述第一开口贯穿所述抗反射层。
15.如权利要求14所述的半导体器件,其特征在于,所述抗反射层为电介质抗反射层。
16.如权利要求13-15中任意一项所述的半导体器件,其特征在于,所述钝化层中还形成有一未暴露所述铝垫片的第二开口,所述第二开口的侧壁上形成一第二开口侧墙。
17.如权利要求16所述的半导体器件,其特征在于,所述第二开口侧墙的材料为氮化硅。
18.如权利要求13-15中任意一项所述的半导体器件,其特征在于,所述钝化层上形成有一硬质掩膜层,所述第一开口贯穿所述硬质掩膜层。
19.如权利要求18所述的半导体器件,其特征在于,所述硬质掩膜层的材料为氮化硅。
20.如权利要求13所述的半导体器件,其特征在于,所述第一开口侧墙的材料为氮化硅。
21.如权利要求13所述的半导体器件,其特征在于,所述钝化层的材料为氧化硅。
22.如权利要求13所述的半导体器件,其特征在于,所述第一开口侧墙的厚度为
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410394942.2A CN105336576A (zh) | 2014-08-12 | 2014-08-12 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410394942.2A CN105336576A (zh) | 2014-08-12 | 2014-08-12 | 半导体器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105336576A true CN105336576A (zh) | 2016-02-17 |
Family
ID=55287025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410394942.2A Pending CN105336576A (zh) | 2014-08-12 | 2014-08-12 | 半导体器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336576A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07230996A (ja) * | 1994-02-16 | 1995-08-29 | Sony Corp | 半導体装置の配線及びその形成方法 |
CN1539165A (zh) * | 2001-08-29 | 2004-10-20 | ���������ƴ���ʽ���� | 半导体装置及其制造方法 |
CN101064296A (zh) * | 2006-04-28 | 2007-10-31 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
CN101154572A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101154586A (zh) * | 2006-09-27 | 2008-04-02 | 联华电子股份有限公司 | 接触孔的制造方法 |
CN101355047A (zh) * | 2007-07-27 | 2009-01-28 | 中芯国际集成电路制造(上海)有限公司 | 在低介电常数介质层中形成通孔的方法 |
CN102270601A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的制造方法 |
CN102315160A (zh) * | 2010-07-06 | 2012-01-11 | 海力士半导体有限公司 | 具有单侧接触的半导体器件及其制造方法 |
TW201222762A (en) * | 2010-11-23 | 2012-06-01 | Xintec Inc | Fabrication method of semiconductor device, through substrate via process and structure thereof |
CN103377913A (zh) * | 2012-04-18 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 开口的形成方法 |
-
2014
- 2014-08-12 CN CN201410394942.2A patent/CN105336576A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07230996A (ja) * | 1994-02-16 | 1995-08-29 | Sony Corp | 半導体装置の配線及びその形成方法 |
CN1539165A (zh) * | 2001-08-29 | 2004-10-20 | ���������ƴ���ʽ���� | 半导体装置及其制造方法 |
CN101064296A (zh) * | 2006-04-28 | 2007-10-31 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
CN101154586A (zh) * | 2006-09-27 | 2008-04-02 | 联华电子股份有限公司 | 接触孔的制造方法 |
CN101154572A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101355047A (zh) * | 2007-07-27 | 2009-01-28 | 中芯国际集成电路制造(上海)有限公司 | 在低介电常数介质层中形成通孔的方法 |
CN102270601A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的制造方法 |
CN102315160A (zh) * | 2010-07-06 | 2012-01-11 | 海力士半导体有限公司 | 具有单侧接触的半导体器件及其制造方法 |
TW201222762A (en) * | 2010-11-23 | 2012-06-01 | Xintec Inc | Fabrication method of semiconductor device, through substrate via process and structure thereof |
CN103377913A (zh) * | 2012-04-18 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 开口的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7427569B2 (en) | Metal etching process and rework method thereof | |
US20140191400A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
US8856695B1 (en) | Method for generating post-OPC layout in consideration of top loss of etch mask layer | |
KR20160038031A (ko) | 기판 상의 상이한 재료들로부터 핀들을 형성하는 방법 | |
US20110256690A1 (en) | Integrated circuit wafer dicing method | |
US9543509B2 (en) | Magnatoresistive structure and method for forming the same | |
US8518825B1 (en) | Method to manufacture trench-first copper interconnection | |
CN105336576A (zh) | 半导体器件及其制备方法 | |
US10886197B2 (en) | Controlling via critical dimension with a titanium nitride hard mask | |
US9779943B2 (en) | Compensating for lithographic limitations in fabricating semiconductor interconnect structures | |
US8852673B2 (en) | Defect monitoring for resist layer | |
US10438848B2 (en) | Inorganic lift-off profile process for semiconductor wafer processing | |
CN106128951B (zh) | 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 | |
US12013633B2 (en) | Photomask cleaning | |
KR20090103520A (ko) | 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 | |
CN102412187A (zh) | 一种侧墙硬掩模接触孔/通孔刻蚀技术 | |
US20160365277A1 (en) | Sacrificial amorphous silicon hard mask for beol | |
CN102375328A (zh) | 测试光掩模板及其应用 | |
CN106505042A (zh) | 半导体器件的制备方法 | |
CN104124150A (zh) | 半导体器件的形成方法 | |
US20140377899A1 (en) | Light emitting diode chip manufacturing method | |
CN104616974A (zh) | 一种用于高能离子注入的复合掩膜的去除方法 | |
CN105575805A (zh) | 半导体结构的制造方法 | |
JP6295517B2 (ja) | 反射型マスクブランク及び反射型マスク | |
CN108110016B (zh) | 一种半导体器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160217 |