CN102270601A - 双镶嵌结构的制造方法 - Google Patents

双镶嵌结构的制造方法 Download PDF

Info

Publication number
CN102270601A
CN102270601A CN2010101924174A CN201010192417A CN102270601A CN 102270601 A CN102270601 A CN 102270601A CN 2010101924174 A CN2010101924174 A CN 2010101924174A CN 201010192417 A CN201010192417 A CN 201010192417A CN 102270601 A CN102270601 A CN 102270601A
Authority
CN
China
Prior art keywords
layer
hole
manufacture method
dielectric layer
mosaic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101924174A
Other languages
English (en)
Inventor
韩秋华
周俊卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010101924174A priority Critical patent/CN102270601A/zh
Publication of CN102270601A publication Critical patent/CN102270601A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种双镶嵌结构的制造方法,该双镶嵌结构的制造方法包括:提供半导体衬底;在半导体衬底上依次形成阻挡层和介质层;刻蚀介质层形成通孔,所述通孔暴露阻挡层表面;在通孔侧壁形成通孔侧墙;在通孔内以及介质层上形成填充层,所述填充层填满通孔;刻蚀部分填充层和部分介质层形成沟槽,沟槽的位置与通孔的位置对应;刻蚀剩余的填充层和通孔内的阻挡层,直至暴露半导体衬底;去除所述通孔侧墙;在通孔和沟槽内形成金属层,以形成双镶嵌结构。本发明在通孔侧壁上形成通孔侧墙,所述通孔侧墙可避免在通孔侧壁上生成难溶的高分子聚合物,有利于提高半导体器件的可靠性。

Description

双镶嵌结构的制造方法
技术领域
本发明涉及集成电路制造领域,特别是涉及一种双镶嵌结构的制造方法。
背景技术
双镶嵌(dual-damascene)工艺是在半导体器件尺寸日益减小,后段互连工艺使用金属铜的情况下发展起来的,所述双镶嵌工艺预先在介质层中形成沟槽(trench)和通孔(via),然后用导电材料例如铜填充所述沟槽和通孔。所述双镶嵌工艺的技术重点在于形成沟槽和通孔,目前存在两种方法制作双镶嵌结构的沟槽和通孔,第一种方法是先在介质层的上部定义出沟槽,然后利用另一光阻层定义出通孔,该方法由于沟槽的密度相当高,使得用于定义通孔的光阻层的表面不平整,严重影响了曝光显影工艺的分辨率;另一种方法是先在介质层中定义出完全穿透介质层的通孔,然后利用另一光阻层定义出沟槽。
详细的,请参考图1A至图1H,其为现有的双镶嵌结构的制造方法的各步骤相应结构的剖面示意图,该双镶嵌结构的制造方法是先形成通孔后形成沟槽。
参考图1A,首先提供半导体衬底100,所述半导体衬底100中形成有金属布线。为简化,此处以空白结构代替。
参考图1B,在半导体衬底100上依次形成阻挡层110和介质层120。其中,阻挡层110的作用是阻止所述金属布线中的金属向介质层120中扩散,且所述阻挡层110还可防止在后续刻蚀过程中,半导体衬底100中的金属布线被刻蚀。所述介质层120包括金属间介质层121以及形成于金属间介质层121上的保护层122,所述金属间介质层121选用低介电常数材料,以减小其寄生电容与金属铜电阻的电阻电容(RC)延迟,所述金属间介质层121优选为应用材料公司的商标为黑钻石的碳氧化硅。
参考图1C,刻蚀所述介质层120形成通孔120a,所述通孔120a暴露所述阻挡层110表面。
参考图1D,在所述通孔120a内以及介质层120上形成填充层130,所述填充层130填满所述通孔120a。
参考图1E,刻蚀部分填充层130和部分介质层120形成沟槽120b,所述沟槽120b的位置与通孔120a的位置对应,所述沟槽120b的深度小于通孔120a的深度,所述沟槽120b的截面宽度大于通孔120a的截面宽度。
参考图1F,刻蚀所述通孔120a内剩余的填充层,同时所述介质层120上的填充层也被完全刻蚀掉。
参考图1G,刻蚀通孔120a内的阻挡层110,直至暴露半导体衬底100。一般的,利用等离子刻蚀工艺刻蚀通孔120a内的阻挡层110,所述等离子刻蚀工艺所使用的刻蚀气体通常包括四氟化碳。在实际生产中发现,在刻蚀阻挡层110的过程中,所使用刻蚀气体极易与低介电常数材料发生反应,从而导致在通孔120a的侧壁上生成难溶的高分子聚合物111。
参考图1H,在通孔120a和沟槽120b内形成金属层140,以形成双镶嵌结构,所述金属层140的材质优选为铜。
根据上述分析可知,在刻蚀阻挡层110的过程中,在通孔120a的侧壁上易生成难溶的高分子聚合物111,即使在刻蚀阻挡层110的步骤后,采用稀释的氢氟酸溶液清洗半导体衬底100,仍然无法有效去除所述高分子聚合物111,这将阻碍金属层140的填充,导致形成不规则形状的金属层;并且,由于所述高分子聚合物111的存在,还会造成电流在多层互连线之间流动障碍,而易形成电子迁移空洞,进而影响半导体器件的可靠性。
发明内容
本发明提供一种双镶嵌结构的制造方法,以解决现有的制造方法在刻蚀阻挡层的过程中,在通孔侧壁上易生成难溶的高分子聚合物,从而影响半导体器件的可靠性的问题。
为解决上述技术问题,本发明提供一种双镶嵌结构的制造方法,包括:提供半导体衬底;在所述半导体衬底上依次形成阻挡层和介质层;刻蚀所述介质层形成通孔,所述通孔暴露所述阻挡层表面;在所述通孔侧壁形成通孔侧墙;在所述通孔内以及所述介质层上形成填充层,所述填充层填满所述通孔;刻蚀部分填充层和部分介质层形成沟槽,沟槽的位置与通孔的位置对应;刻蚀剩余的填充层和通孔内的阻挡层,直至暴露所述半导体衬底;去除所述通孔侧墙;在所述通孔和所述沟槽内形成金属层,以形成双镶嵌结构。
可选的,在所述双镶嵌结构的制造方法中,所述通孔侧墙的材质是二氧化硅,所述通孔侧墙的厚度为
Figure BSA00000150256200031
可选的,在所述双镶嵌结构的制造方法中,所述通孔侧墙是利用氧气等离子体刻蚀工艺形成的,所述氧气等离子体刻蚀工艺所使用的刻蚀气体包括惰性气体以及氧气,所述惰性气体与氧气的流量比大于50∶1,所述氧气的流量为2~10sccm,所述惰性气体为氦气或氩气。
可选的,在所述双镶嵌结构的制造方法中,所述通孔侧墙是利用稀释的氢氟酸溶液去除的。
可选的,在所述双镶嵌结构的制造方法中,所述介质层包括金属间介质层以及形成于所述金属间介质层上的保护层,所述金属间介质层的材质为碳氧化硅,所述保护层的材质为氮化硅或碳化硅。
可选的,在所述双镶嵌结构的制造方法中,所述阻挡层的材质为氮化硅。
可选的,在所述双镶嵌结构的制造方法中,刻蚀所述介质层形成通孔的步骤包括:在所述介质层上依次形成抗反射涂层和第一光阻层;图案化所述第一光阻层;以图案化的第一光阻层为掩膜,刻蚀所述抗反射涂层和所述介质层直至暴露所述阻挡层表面;去除图案化的第一光阻层和抗反射涂层,以形成通孔。
可选的,在所述双镶嵌结构的制造方法中,刻蚀部分填充层以及部分介质层形成沟槽的步骤包括:在所述填充层上依次形成覆盖层和第二光阻层;图案化所述第二光阻层;以图案化的第二光阻层为掩膜,刻蚀所述覆盖层直至暴露所述填充层表面;刻蚀部分填充层和部分介质层,同时所述图案化的第二光阻层被完全去除,以形成沟槽。
可选的,在所述双镶嵌结构的制造方法中,所述覆盖层的材质是二氧化硅。
由于采用了上述技术方案,与现有技术相比,本发明具有以下优点:
本发明在形成通孔后,在所述通孔的侧壁上形成通孔侧墙,所述通孔侧墙可用于保护介质层,防止在阻挡层刻蚀过程中使用的刻蚀气体与所述介质层发生化学反应,避免在所述通孔侧壁上生成难溶的高分子聚合物,有利于提高半导体器件的可靠性。
附图说明
图1A至图1H为现有的双镶嵌结构的制造方法的各步骤相应结构的剖面示意图;
图2为本发明实施例提供的双镶嵌结构的制造方法的流程图;
图3A至图3L为本发明实施例提供的双镶嵌结构的制造方法的各步骤相应结构的剖面示意图。
具体实施方式
本发明的核心思想在于,提供一种双镶嵌结构的制造方法,该双镶嵌结构的制造方法在形成通孔后,在所述通孔的侧壁上形成通孔侧墙,所述通孔侧墙可用于保护介质层,防止在阻挡层刻蚀过程中使用的刻蚀气体与介质层发生化学反应,避免在所述通孔的侧壁上生成难溶的高分子聚合物,有利于提高半导体器件的可靠性。
请参考图2,其为本发明实施例所提供的双镶嵌结构的制造方法的流程图,结合该图2,该方法包括以下步骤:
步骤S210,提供半导体衬底;
步骤S220,在半导体衬底上依次形成阻挡层和介质层;
步骤S230,刻蚀介质层形成通孔,所述通孔暴露阻挡层表面;
步骤S240,在所述通孔侧壁形成通孔侧墙;
步骤S250,在通孔内以及介质层上形成填充层,所述填充层填满所述通孔;
步骤S260,刻蚀部分填充层和部分介质层形成沟槽,所述沟槽的位置与所述通孔的位置对应;
步骤S270,刻蚀剩余的填充层和通孔内的阻挡层,直至暴露半导体衬底;
步骤S280,去除所述通孔侧墙;
步骤S290,在所述通孔和沟槽内形成金属层,以形成双镶嵌结构。
下面将结合剖面示意图对本发明的双镶嵌结构的制造方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图3A,首先,提供半导体衬底300,所述半导体衬底300中形成有金属布线。由于本发明主要涉及双镶嵌结构的制作工艺,所以对在半导体衬底300中形成金属布线的过程不予介绍,但是本领域技术人员对此仍是知晓的。
参考图3B,在所述半导体衬底300上依次形成阻挡层310和介质层320。
所述阻挡层310可用于防止金属布线中的金属扩散到介质层320中,同时阻挡层310还可防止在后续进行的刻蚀过程中,半导体衬底300内的金属布线被刻蚀。所述阻挡层310的材质可以是氮化硅,其与后续形成的介质层320具有较好的粘附性。当然,阻挡层310的材质还可以是其它可以阻挡金属扩散的材质,例如,氮氧化硅或掺杂氮的碳化硅等。所述阻挡层310的厚度可以为
Figure BSA00000150256200051
其可通过化学气相沉积等方式形成。
所述介质层320包括金属间介质层321以及形成于金属间介质层321上的保护层322。所述金属间介质层321选用低介电常数材料,以减小其寄生电容与金属铜电阻的电阻电容延迟,该金属间介质层321可采用应用材料(AppliedMaterials)公司的商标为黑钻石(black diamond)的碳氧化硅,其可通过化学气相沉积等方式形成。所述保护层322可用来保护硬度和介电常数较小的金属间介质层321,保护层322的材质为氮化硅或碳化硅,其可通过化学气相沉积等方式形成,所述保护层322的厚度可以为
Figure BSA00000150256200052
参考图3C,在介质层320的保护层322上依次形成抗反射涂层350和第一光阻层360,所述抗反射涂层350用以在后续进行的曝光过程中抗反射,以提高曝光分辨率。
参考图3D,利用曝光显影工艺图案化第一光阻层360,并以图案化的第一光阻层为掩膜,刻蚀抗反射涂层350和介质层320直至暴露阻挡层310表面,然后去除图案化的第一光阻层和抗反射涂层,以形成通孔320a。
参考图3E,本发明的关键步骤是,在通孔320a的侧壁形成通孔侧墙370。所述通孔侧墙370的材质优选为二氧化硅,通孔侧墙370的厚度可以为
Figure BSA00000150256200061
在本发明的一个具体实施例中,所述通孔侧墙370是利用氧气等离子体刻蚀工艺形成,所述氧气等离子体刻蚀工艺所使用的刻蚀气体包括惰性气体以及氧气,所述惰性气体与氧气的流量比大于50∶1,所述氧气的流量为2~10sccm。可选的,所述惰性气体为氦气或氩气。
参考图3F,在通孔320a内和介质层320上形成填充层330,所述填充层330填满通孔320a,所述填充层330可以是由液态的有机聚合物组成的底部抗反射涂层,所述填充层330可防止后续进行的曝光过程中,通孔320a底部的反射作用和平整度对沟槽侧面轮廓的影响,该填充层330还可保护通孔320a底部的阻挡层在后续进行的刻蚀过程中不会被损伤。
参考图3G,在所述填充层330上依次形成覆盖层380和第二光阻层390,所述覆盖层380的材质可以是二氧化硅,所述覆盖层380可用于保护填充层330不受损伤。
参考图3H,利用曝光显影工艺图案化所述第二光阻层390,并以图案化的第二光阻层为掩膜,刻蚀覆盖层380直至暴露填充层330表面,接着继续刻蚀一部分的填充层330和一部分的介质层320,同时所述图案化的第二光阻层被完全去除,以形成沟槽320b,所述沟槽320b的位置与通孔320a的位置对应,并且沟槽320b与通孔320a连通,所述沟槽320b的深度小于通孔320a的深度,所述沟槽320b的截面宽度大于通孔320a的截面宽度。
参考图3I,刻蚀通孔320a内剩余的填充层330,同时,所述介质层320上的填充层也被完全去除。
参考图3J,刻蚀所述通孔320a内的阻挡层310,直至暴露所述半导体衬底300,由于所述通孔侧墙370的存在,可防止在阻挡层310的刻蚀过程中使用的刻蚀气体与低介电常数的金属间介质层321发生化学反应,避免在通孔320a的侧壁上生成难溶的高分子聚合物,可确保形成规则形状的金属层,有利于提高半导体器件的可靠性。
参考图3K,利用稀释的氢氟酸溶液去除通孔侧墙370,可根据所述通孔侧墙370的厚度调整去除时间。
参考图3L,最后,在介质层320上、通孔320a内以及沟槽320b内沉积金属,然后利用化学机械研磨工艺去除介质层320上的金属,从而在通孔320a和沟槽320b内形成金属层340,进而形成双镶嵌结构,所述金属层340与半导体衬底300中的金属布线电性连接,所述金属层340的材质优选为铜。
综上所述,本发明所提供的双镶嵌结构的制造方法在形成通孔后,在所述通孔的侧壁上形成通孔侧墙,所述通孔侧墙可用于保护介质层,防止在阻挡层刻蚀过程中使用的刻蚀气体与所述介质层发生化学反应,避免在所述通孔侧壁上生成难溶的高分子聚合物,有利于提高半导体器件的可靠性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种双镶嵌结构的制造方法,包括:
提供半导体衬底;
在所述半导体衬底上依次形成阻挡层和介质层;
刻蚀所述介质层形成通孔,所述通孔暴露所述阻挡层表面;
在所述通孔侧壁形成通孔侧墙;
在所述通孔内以及所述介质层上形成填充层,所述填充层填满所述通孔;
刻蚀部分填充层和部分介质层形成沟槽,沟槽的位置与通孔的位置对应;
刻蚀剩余的填充层和通孔内的阻挡层,直至暴露所述半导体衬底;
去除所述通孔侧墙;
在所述通孔和所述沟槽内形成金属层,以形成双镶嵌结构。
2.如权利要求1所述的双镶嵌结构的制造方法,其特征在于,所述通孔侧墙的材质是二氧化硅。
3.如权利要求2所述的双镶嵌结构的制造方法,其特征在于,所述通孔侧墙的厚度为
Figure FSA00000150256100011
4.如权利要求3所述的双镶嵌结构的制造方法,其特征在于,所述通孔侧墙是利用氧气等离子体刻蚀工艺形成的。
5.如权利要求4所述的双镶嵌结构的制造方法,其特征在于,所述氧气等离子体刻蚀工艺所使用的刻蚀气体包括惰性气体以及氧气,所述惰性气体与氧气的流量比大于50∶1,所述氧气的流量为2~10sccm。
6.如权利要求5所述的双镶嵌结构的制造方法,其特征在于,所述惰性气体为氦气或氩气。
7.如权利要求2或6所述的双镶嵌结构的制造方法,其特征在于,所述通孔侧墙是利用稀释的氢氟酸溶液去除的。
8.如权利要求1所述的双镶嵌结构的制造方法,其特征在于,所述介质层包括金属间介质层以及形成于所述金属间介质层上的保护层。
9.如权利要求8所述的双镶嵌结构的制造方法,其特征在于,所述金属间介质层的材质为碳氧化硅。
10.如权利要求9所述的双镶嵌结构的制造方法,其特征在于,所述保护层的材质为氮化硅或碳化硅。
11.如权利要求1所述的双镶嵌结构的制造方法,其特征在于,所述阻挡层的材质为氮化硅。
12.如权利要求1所述的双镶嵌结构的制造方法,其特征在于,刻蚀所述介质层形成通孔的步骤包括:
在所述介质层上依次形成抗反射涂层和第一光阻层;
图案化所述第一光阻层;
以图案化的第一光阻层为掩膜,刻蚀所述抗反射涂层和所述介质层直至暴露所述阻挡层表面;
去除图案化的第一光阻层和抗反射涂层,以形成通孔。
13.如权利要求1所述的双镶嵌结构的制造方法,其特征在于,刻蚀部分填充层以及部分介质层形成沟槽的步骤包括:
在所述填充层上依次形成覆盖层和第二光阻层;
图案化所述第二光阻层;
以图案化的第二光阻层为掩膜,刻蚀所述覆盖层直至暴露所述填充层表面;
刻蚀部分填充层和部分介质层,同时所述图案化的第二光阻层被完全去除,以形成沟槽。
14.如权利要求13所述的双镶嵌结构的制造方法,其特征在于,所述覆盖层的材质是二氧化硅。
CN2010101924174A 2010-06-04 2010-06-04 双镶嵌结构的制造方法 Pending CN102270601A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101924174A CN102270601A (zh) 2010-06-04 2010-06-04 双镶嵌结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101924174A CN102270601A (zh) 2010-06-04 2010-06-04 双镶嵌结构的制造方法

Publications (1)

Publication Number Publication Date
CN102270601A true CN102270601A (zh) 2011-12-07

Family

ID=45052843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101924174A Pending CN102270601A (zh) 2010-06-04 2010-06-04 双镶嵌结构的制造方法

Country Status (1)

Country Link
CN (1) CN102270601A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336576A (zh) * 2014-08-12 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法
CN108122822A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN109904111A (zh) * 2017-12-11 2019-06-18 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
CN111063655A (zh) * 2018-10-17 2020-04-24 无锡华润上华科技有限公司 一种半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358842B1 (en) * 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
EP1263035A1 (en) * 2001-05-23 2002-12-04 Texas Instruments Incorporated Method for sealing via sidewalls in porous low-k dielectric layers
US20030077897A1 (en) * 2001-05-24 2003-04-24 Taiwan Semiconductor Manufacturing Company Method to solve via poisoning for porous low-k dielectric
CN101123243A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制造方法
CN101154622A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358842B1 (en) * 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
EP1263035A1 (en) * 2001-05-23 2002-12-04 Texas Instruments Incorporated Method for sealing via sidewalls in porous low-k dielectric layers
US20030077897A1 (en) * 2001-05-24 2003-04-24 Taiwan Semiconductor Manufacturing Company Method to solve via poisoning for porous low-k dielectric
CN101123243A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制造方法
CN101154622A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336576A (zh) * 2014-08-12 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法
CN108122822A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN109904111A (zh) * 2017-12-11 2019-06-18 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
CN111063655A (zh) * 2018-10-17 2020-04-24 无锡华润上华科技有限公司 一种半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US9349595B2 (en) Methods of manufacturing semiconductor devices
TWI550812B (zh) 用於積體電路的結構與積體電路的製作方法
KR100962312B1 (ko) 집적 회로의 컨택 사이즈들의 사이즈를 정함으로써 멀티레벨 컨택들을 제조하는 방법
US20220293465A1 (en) Method for manufacturing interconnection structure
KR20060130680A (ko) 트랜치 절연 영역 형성 방법
US20090261479A1 (en) Methods for pitch reduction
JP2007505498A (ja) 無定形炭素層を含むマスキング構造
CN104124203A (zh) 互连结构的形成方法
CN102270601A (zh) 双镶嵌结构的制造方法
CN104979203A (zh) Mos晶体管和导电插塞的形成方法
CN104253081A (zh) 半导体器件的形成方法
CN101777493A (zh) 硬掩膜层刻蚀方法
US9437479B2 (en) Methods for forming an interconnect pattern on a substrate
US20110217832A1 (en) Method of filling a deep trench in a substrate
TWI845114B (zh) 半導體裝置與其形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN101996929B (zh) 双镶嵌结构的形成方法及半导体结构
CN107316807A (zh) 半导体器件的制备方法
CN101330019B (zh) 通孔刻蚀方法及通孔区内钝化层去除方法
CN102054753B (zh) 双镶嵌结构的制造方法
US20210005463A1 (en) Manufacturing method of semiconductor device and etching gas
US20080233490A1 (en) Mask rework method
CN102097362A (zh) 掩膜层的形成方法及刻蚀方法
CN104979274A (zh) 硅通孔形成方法
CN103794547A (zh) 一种制作半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130620

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130620

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111207