JP2007505498A - 無定形炭素層を含むマスキング構造 - Google Patents

無定形炭素層を含むマスキング構造 Download PDF

Info

Publication number
JP2007505498A
JP2007505498A JP2006526248A JP2006526248A JP2007505498A JP 2007505498 A JP2007505498 A JP 2007505498A JP 2006526248 A JP2006526248 A JP 2006526248A JP 2006526248 A JP2006526248 A JP 2006526248A JP 2007505498 A JP2007505498 A JP 2007505498A
Authority
JP
Japan
Prior art keywords
layer
amorphous carbon
cap layer
carbon layer
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006526248A
Other languages
English (en)
Inventor
サンドゥ、グルテジ、エス
イン、ジピン
リ、ウェイミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2007505498A publication Critical patent/JP2007505498A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Laminated Bodies (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

多数層を有するマスキング構造が形成される。そのマスキング構造は、無定形炭素層と該無定形炭素層上に形成されたキャップ層とを含む。無定形炭素層は透明無定形炭素を含む。キャップ層は非酸化物材料を含む。マスキング構造は、半導体装置の製作中、エッチング・プロセスにおけるマスクとして使用可能である。
【選択図】図１０

Description

関連出願
この出願は以下の同時係属中であると共に本願と同一譲受人に譲渡された出願（代理人整理番号：３０３．８６４ＵＳ１）としての、下記の特許文献１と関連し、それを引用することでここに合体させる。
米国特許出願第１０／６６１，３７９号、発明の名称「透明無定形炭素構造半導体装置」
発明の分野
本発明は全般的には半導体装置に関し、より詳細に半導体装置におけるマスクキング構造に関する。
背景技術
メモリ装置等の半導体装置は、データを記憶すべく数多くのコンピュータや電子製品に備わっている。典型的な半導体装置は、半導体ウェハー上に形成された様々な材料から成る多くの層を有する。
製造中、それらの層は数多くのプロセスを受ける。例えば、パターニング・プロセスはそれら層上に複数のパターンを置く。幾つかのパターニング・プロセスはマスクを用いて、該マスク下方において複数のパターンをそのマスクからとそれら層に転送する。マスク自体上のそれらパターンはマスク上方のトップ層を用いてしばしば作り出される。
パターニング・プロセス中、そのトップ層の材料は該トップ層及びマスクの下方の複数層の特性に影響し得る。幾つかの従来のトップ層は酸化物材料で形成されている。ある種の場合、酸化物トップ層は該トップ層下方の複数層やマスクに影響する。よって、ある種の場合、酸化物から形成されたトップ層は適切ではない。
本発明はマスキング構造を有する装置と、該マスキング構造を形成する技法とを提供する。マスキング構造はマスク及びキャップ層を含む。マスクは透明無定形炭素を含む無定形炭素から形成される。キャップ層は非酸化物材料から形成される。
以下の記載及び図面は、当業者が発明を実施できるよう充分に本発明の特定の実施例を例示している。他の実施例は、構造的、論理的、電気的、プロセス、並びに、他の変更を組み入れることができる。図中、同様番号は幾つかの図面を通じて略同様構成要素を記載するものである。例示は、単に、可能な変形を代表している。幾つかの実施例の部分及び特徴は、他の該当物に含まれるか或は代替され得る。発明の範囲は特許請求の範囲や全ての有効な均等物の完全区域を包含する。
図１乃至図１０は、本発明の実施例に従った様々な処理段階中の装置１００を示す。
図１は基板１１０を含む装置１００の断面を示す。基板１１０はウェハーの一部を表し得るか、或はウェハー自体を表し得る。ウェハーはシリコン・ウェハー等の半導体ウェハーであり得る。基板１１０はウェハー上に形成された構造或は層でもあり得る。基板１１０は、非導電性材、導電性材、並びに、半導性材の内の少なくも１つを含み得る。非導電性材の例としては、酸化物（例えば、ＳｉＯ２，Ａｌ２Ｏ３）、窒化物（例えば、Ｓｉ３Ｎ４）、並びに、ガラス（硼素燐シリケートガラス：ＢＰＳＧ）を含む。導電性材の例としては、アルミニウム、タングステン、他の金属、並びに、金属の化合物を含む。半導性材の例としては、シリコンや、硼素、燐、並びに、ヒ素等の他の材料でドープされたシリコンを含む。図１に表された実施例において、基板１１０は半導体材料を含む。
基板１１０は表面１１２を有し、その中に複数の位置合わせマスク（アライメント・マスク）１１４が形成されている。それら位置合わせマスク１１４は基板（ウェハー）１１０の基準点或は座標を供給する。位置合わせプロセス中、位置合わせマスク１１４は基板１１０を位置合わせ或は位置決めすべく使用されて、基板１１０上の複数の構造及び層が相互に正確に位置合わせされるか或は該基板１１０と位置合わせされ得る。
図２は、基板２１０上方に形成された装置構造２２０を具備する装置１００を示す。装置構造２２０は多数の層２２２，２２４，２２６を含む。これら多数の層の各々は、非導電性材、半導性材、並びに、導電性材の内の少なくとも１つを含み得る。例えば、層２２２は酸化物層、層２２４は金属層或は金属及びシリコンから成る化合物を有する層、並びに、層２２６は窒化物層であり得る。幾つかの実施例において、これら多数層２２２，２２４，２２６は、図２に示される順序とは異なる順序で配列される。多数層２２２，２２４，２２６は成長法、蒸着、或は、他の既知のプロセスによって形成される。幾つかの実施例において、それら層２２２，２２４，２２６の内の１つ或はそれ以上は装置構造２２０から省略される。他の実施例において、層２２２，２２４，２２６と同様の１つ或はそれ以上の追加的な層が装置構造２２０に追加される。装置構造２２０は厚みＴ２を有する。幾つかの実施例において、Ｔ２は４００００オングストロームを上回る。
図３は、装置構造２２０上方に形成されたマスク（層）３３０を具備する装置１００を示す。マスク３３０は適切な材料から形成されて、装置構造２２０を引き続くエッチング・プロセスでエッチングする。図２に示される実施例において、マスク３３０は無定形炭素から形成されている。よって、図２におけるマスク３３０も無定形炭素層３３０と呼称される。無定形炭素層３３０は厚みＴ３を有する。幾つかの実施例において、装置構造２２０は特定の厚みを有して、無定形炭素層３３０が装置構造２２０を適切にエッチングすべく適正に形成されている。Ｔ３は任意の厚みでよい。幾つかの実施例でのＴ３は少なくとも４０００オングストロームである。
幾つかの実施例において、無定形炭素層３３０は低吸収係数を有して、該無定形炭素層３３０が可視光範囲で透明である。この可視光範囲は、４００ナノメートル及び７００ナノメートルの間の波長を有する電磁輻射線を含む。幾つかの実施例において、無定形炭素層３３０は、６３３ナノメートルの波長で約０．８及び０．００１の間の吸収係数（ｋ）を有する。無定形炭素層３３０は可視光範囲に透明である場合、該無定形炭素層３３０は透明無定形炭素層と呼称される。幾つかの実施例において、この透明無定形炭素層は、６３３ナノメートルの波長で約０．１５及び０．００１の間の吸収係数（ｋ）を有する。
無定形炭素層３３０は蒸着プロセスによって形成され得る。幾つかの実施例において、無定形炭素層３３０は化学気相成長（ＣＶＤ）プロセスによって形成される。他の実施例における無定形炭素層３３０はプラズマ強化化学気相成長（ＰＥＣＶＤ）プロセスによって形成される。他の既知プロセスも使用され得て、無定形炭素層３３０を形成する。
無定形炭素３３０等の透明無定形炭素層を形成する典型的なＰＥＣＶＤプロセスにおいて、プロピレン（Ｃ３Ｈ６）を含むプロセス・ガスがＰＥＶＣＤチャンバー内に約５００ｓｃｃｍ（規格立方センチメートル／分）及び約２０００ｓｃｃｍの間の典型的な流量で導入される。ヘリウムを含む付加的なガスもチャンバー内に約２５０ｓｃｃｍ及び約５００ｓｃｃｍの間の典型的な流量で導入される。更に、炭化水素ガスの内の少なくとも１つがプロセス・ガスとして使用される実施例が存在する。他の炭化水素ガスの例としては、ＣＨ４、Ｃ２Ｈ２、Ｃ２Ｈ４、Ｃ２Ｈ６、Ｃ３Ｈ８を含む。ヘリウムもそれら炭化水素ガスの内の少なくとも１つと組み合わせて使用され得る。
無定形炭素３３０等の透明無定形炭素層を形成する先の典型的なプロセスにおいて、ガス混合物がチャンバー内に導入される。この明細書において、ガス混合物は１つのガスのみ或は少なくとも２つのガスの組み合わせの何れかであり得る。例えば、ガス混合物はプロピレン（Ｃ３Ｈ６）のみ或はプロピレン及びヘリウムの組み合わせの何れかであり得る。別の例としては、ガス混合物はプロピレン、ＣＨ４、Ｃ２Ｈ２、Ｃ２Ｈ４、Ｃ２Ｈ６、Ｃ３Ｈ８それに加えてヘリウムの内の少なくとも１つであり得る。
無定形炭素３３０等の透明無定形炭素層を形成する典型的なＰＥＣＶＤプロセスにおいて、チャンバー内の温度は約２００℃及び５００℃の間に設定される。幾つかの実施例において、チャンバー内の温度は約２００℃から約３００℃以下に設定される。チャンバーは高周波（ＲＦ）出力及び圧力にさらされる。幾つかの実施例において、高周波出力は約４００ワット及び約１０００ワットの間に設定され、圧力は約４トル及び約７トルの間に設定される。
図４は、キャップ層４４０が無定形炭素層３３０上方に形成された後の装置１００を示す。キャップ層４４０は非酸化物材料を含む（酸素無しの材料）。非酸化物材料の例としては、炭化硼素（ＢｘＣ）、窒化硼素（ＢＮ）、炭化シリコン（ＳｉＣ）、窒化シリコン（ＳｉｘＮｙ）、酸化物でドープされたフッ素（例えば、ＳｉＯｘ：Ｆ）、窒化物がドープされたフッ素（例えば、ＳｉｘＮｙ：Ｆ）、炭化物がドープされたフッ素（例えば、ＳＣ：Ｆ）、並びに、ＣａＦｘ及びＭｇＦｘ等のフッ素フィルムを含む。酸化物材料の例としては、酸化シリコン（ＳｉＯ２）を含む。幾つかの実施例において、水素がキャップ層４４０の非酸化物材料内に組み入れられる。この明細書において、フッ素化酸化物ＳｉＯｘ：Ｆは非酸化物材料と考えられる。
先の例において、ｘ及びｙは安定化合物における原子の数を表す。例えば、ＳｉｘＮｙにおいて、ｘは安定化合物を形成するシリコンの原子の数を表し、ｙは窒素の原子の数を表す。この例において、ｘは３であり、ｙは４であり得る。
キャップ層４４０はＣＶＤ及びＰＥＣＶＤプロセス等の蒸着プロセスによって形成可能である。幾つかの実施例において、キャップ層４４０は、同一プロセス（同一処理ステップ）において、無定形炭素層３３０と一緒に形成されて、該キャップ層４４０が無定形炭素層３３０上方にそのまま蒸着されるように為す。例えば、層３３０が図４に記載されたプロセスと同様のＣＶＤ或はＰＥＣＶＤプロセスで形成中或は形成後、Ｂ２Ｈ６、Ｂ４Ｈ１０、並びに、ＢＨ３ＣＯ等の硼素を含むガスがチャンバー内に導入され得て、無定形炭素層３３０上方に炭化硼素を有するキャップ層４４０を形成する。幾つかの実施例において、キャップ層４４０は硼素の約０．５原子パーセントから約７０原子パーセントを伴う炭化硼素を含む。
図５は、フォトレジスト層５５０がキャップ層４４０上方に形成された後の装置１００を示す。フォトレジスト層５５０は既知プロセスによって形成可能である。無定形炭素層３３０、キャップ層４４０、並びに、フォトレジスト層５５０の組み合わせは、マスキング構造５６０を形成する。幾つかの実施例において、マスキング構造５６０は、キャップ層４４０及びフォトレジスト層５５０の間に形成された追加層を含み、該追加層はフォトプロセス性能を強化すべく反射防止層として機能する。マスキング構造５６０は、引き続くプロセスにおいてマスキング構造５６０下方の１つ或はそれ以上の層をエッチングすべくマスクとして使用される。
図６は、フォトレジスト層５５０がパターニングされた後の装置１００を示す。フォトレジスト層５５０のパターニングは既知の技法を用いて実行可能である。パターニングされたフォトレジスト層５５０は複数の開口部６０１を有する。
図７は、キャップ層４４０がパターニングされた後の装置１００を示す。幾つかの実施例において、酸素プラズマ・エッチング・プロセスがフォトレジスト層５５０をマスクとして用いてキャップ層４４０をパターニングすべく実行される。キャップ層４４０がパターニングされた後、パターニングされたキャップ層４４０はパターニングされたフォトレジスト層５５０の複数の開口部と連続するか或は位置合わせされた複数の開口部７０１を有する。図７は、キャップ層４４０がパターニングされた後に依然として残存するパターニングされたフォトレジストを示す。しかしながら幾つかの実施例において、パターニングされたフォトレジスト層５５０は除去されて、マスキング構造５６０内において、パターニングされたキャップ層４４０及び無定形炭素層３３０のみが残存する。
図８は、無定形炭素層３３０がパターニングされた後の装置１００を示す。幾つかの実施例において、無定形炭素層３３０は、パターニングされたキャップ層４４０をマスクとして用いて、酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでパターニングされる。パターニングされた無定形炭素層３３０は、パターニングされたキャップ層４４０の複数の開口部８０１と連続するか或は位置合わせされた複数の開口部８０１を有する。
図９は、フォトレジスト層５５０が除去された後の装置１００を示す。残存するキャップ層４４０及び無定形炭素層３３０の組み合わせはマスクとして用いられて、装置構造２２０の一部をエッチングするか、全装置構造２２０をエッチングするか、或は、全装置構造２２０と基板２１０の少なくとも一部とをエッチングする。幾つかの実施例において、フォトレジスト層５５０及びキャップ層４４０の双方は、無定形炭素層３３０がパターニングされた後に除去される。よって、無定形炭素層３３０のみが残存すると共にマスクとして用いられて、該無定形炭素層３３０下方の各種層をエッチングする。
図１０は、装置構造２２０がエッチングされた後の装置１００を示す。装置構造２２０は、キャップ層４４０及び無定形炭素層３３０をマスクとして用いてエッチングされる。複数のトレンチ（又は溝）１００１がそのエッチング・プロセスの結果として形成される。図８によって表された実施例において、トレンチ１００１は装置構造２２０の少なくとも一部内に形成される。幾つかの実施例において、トレンチ１００１は全装置構造２２０内と基板２１０の少なくとも一部内とに形成される。
層２２２はレベル１００２までエッチングされる。レベル８０２は基板２１０の表面上方である任意のレベルである。図８によって表された実施例において、装置構造２２０はエッチングされて、そのエッチング・プロセスが層２２６及び２２４内に貫通すると共に層２２２内に部分的に貫通して、図８に示されるレベル１００２で停止する。しかしながら幾つかの実施例において、装置構造２２０はエッチングされるが、レベル８０２は装置構造２２０内のどこであってもよい。他の実施例において、エッチング・プロセスは層２２２，２２４，２２６の全てを貫通して、基板２１０の表面１１２で或は該表面１１２下方で停止する。エッチング・プロセスが装置構造２２０内をエッチングするレベルは、装置構造２２０がエッチングされた後に形成されるものに依存する。例えば装置構造は、導電性相互接続部が形成されるのであれば１つのレベルまでエッチングされ、キャパシタ等の構成要素が形成されるのであれば別のレベルまでエッチングされる。
図１１は、キャップ層４４０及び無定形炭素層３３０が除去された後の装置１００を示す。キャップ層４４０は酸素プラズマ・プロセス等のプロセスで除去可能である。無定形炭素層３３０はアッシュ・プロセス（又は灰化処理）等のプロセスで除去可能である。幾つかの実施例において、無定形炭素層３３０は酸素プラズマ或は酸素プラズマ及びＣＦ４の組み合わせを伴うアッシュ・プロセスを用いて除去される。
図３乃至図１１の先の記載において、可視光範囲内で透明である無定形炭素層３３０はマスキング構造５６０内に含まれて、マスクとして用いて、装置構造２２０をエッチングする。幾つかの実施例において、無定形炭素層３３０等の無定形炭素層も装置構造２２０内に含まれる。例えば、装置構造２２０の層２２２，２２４，２２６の内の１つは、無定形炭素層３３０等の無定形炭素層であり得る。別の例として、装置構造２２０は層２２２，２２４，２２６の他に、付加的な層を含み、該付加的な層が無定形炭素層３３０等の無定形炭層である。
無定形炭素層が装置構造２２０内に存在する実施例において、装置構造２２０内のその無定形炭素層は絶縁目的、反射防止目的、或は、他の目的のために使用可能である。それ故に、装置構造２２０が無定形炭素層３３０と同様の無定形炭層を含む実施例において、装置構造２２０のその無定形炭素層はマスキング構造５６０の無定形炭素層３３０が除去された後にも依然として残存する。
無定形炭素層３３０は図１０に示されるように除去された後、他のプロセスが装置１００に実行され得て、トランジスタ、キャパシタ、メモリ・セル、メモリ装置等の集積回路、特殊用途向け集積回路、或は、他のタイプの集積回路等の構成要素を形成する。
図１乃至図１１の記載において、装置構造２２０は様々な特性を伴う様々な材料から成る多数の層を含み得る。よって、装置構造２２０における様々な材料に対して、様々な材料を伴う様々なマスキング構造が装置構造２２０をエッチングすべく必要となり得て、その装置構造内の材料がそのエッチング・プロセスによって影響を受けないように為す。
図１乃至図１１の先の記載において、マスキング構造５６０は無定形炭素層３３０及びキャップ層４４０を含み、その中でキャップ層４４０は非酸化物材料等の様々な材料で形成され得る。無定形炭素層３３０は無定形炭素から形成されるので、それは相対的に高い抵抗を有する。よって無定形炭素層は、装置構造２２０内における誘電体材料及び金属材料から成る多数の層に対して適切なエッチング選択性を有する。キャップ層４４０は様々なタイプの非酸化物材料から形成され得るので、キャップ層４４０は装置構造２２０の様々な材料に適合すべく様々な材料で形成可能である。よって無定形炭素層３３０とキャップ層４４０の様々な材料との組み合わせはマスキング構造５６０が、装置構造２２０等の装置構造の様々な材料を選択的にエッチングすべく適切なマスクとなることを可能としている。
更に、キャップ層４４０は無定形炭素層３３０と一緒にそのまま蒸着される際、時間及びコストが低減され得る。加えて、無定形炭素層３３０、キャップ層４４０、或は、それら双方を形成するレシピ又は製法は、基板２１０上の位置合わせマークの読み取りを改善すべく、層２３０及び３３０の内の一方或は双方の光学的特性に影響すべく調整（選択）され得る。例えば、無定形炭素層３３０、キャップ層４４０、或は、それら双方のためのレシピは、基板２１０上の位置合わせマーク１１４等の位置合わせマークの読み取りを改善すべく、それら層の内の一方或は双方が光の低吸収性を有するように選択され得る。
図１２乃至図２３は、本発明の実施例に従った様々な処理段階中のメモリ装置１２００の断面図を示す。図１２において、メモリ装置１２００は基板１２０２の表面１２０７上に形成された位置合わせマーク１２０４を有する該基板１２０２を含む。多数の表面構造（ゲート構造）１２０５（１２０５．１乃至１２０５．４）が基板１２０２上方に形成されている。基板１２０２内に、多数の拡散領域１２０６（１２０６．１乃至１２０６．３）及び絶縁構造１２０７．１，１２０７．２が形成されている。明瞭性のため、図１２は位置合わせマーク１２０４上に形成された複数の要素無しに該位置合わせマーク１２０４を示す。しかしながら図１２に示される各種層等の要素は位置合わせマーク１２０４上方に形成され得る。
またメモリ装置１２００は、絶縁層１２３０と、該絶縁層１２３０を通じて延在する多数の接点１２４０（１２４０．１乃至１２４０．３）とを含む。それら接点１２４０は、それぞれ、拡散領域１２０６の内の１つと接続する。障壁層１２４５は表面構造１２０５を絶縁層１２３０及び接点１２４０から分離する。接点１２４０は導電性材料から形成されて、複数の拡散領域１２０６に対して電気的接続を提供する。障壁層１２４５は酸化物、窒化物、或は、表面構造１２０５及び絶縁装置１２３０の間の材料から成るクロス（交差）拡散を防止する他の非導電性材料であることが可能である。幾つかの実施例では、障壁層１２４５が省略される。絶縁層１２３０は、複数の接点１２４０間に絶縁を提供する。絶縁層１２３０は、ホウ素及び燐等の１つ又はそれ以上のドーパントでドープされたシリケートガラスの層、或は、他のタイプのドープされたガラスの層であることが可能である。例えば、絶縁層１２３０は、硼素シリケートガラス（ＢＳＧ）（Ｂｏｒｏｎｓｉｌｉｃａｔｅ ｇｌａｓｓ）、或は、燐シリケートガラス（ＰＳＧ）（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）であることが可能である。図１２によって表される実施例では、絶縁層１２３０は、硼素リンシリケートガラス（ＢＰＳＧ）を含んで、厚みＴ１２を有する。幾つかの実施例において、Ｔ１２は２０００オングストロームから５０００オングストロームの範囲内である。
図１２によって表される実施例において、基板１２０２をＰ型材料とするために、基板１２０２は、例えば硼素のドーパントでドープされたシリコンを含む。拡散領域１２０６をＮ型材料とするために、拡散領域１２０６は、例えば燐のドーパントによってドープされる。幾つかの実施例において、基板１２０２はＮ型材料であることが可能であり、拡散領域１２０６はＰ型材料であることが可能である。
ゲート構造１２０５の各々は、多数の要素：ゲート誘電体（ゲート酸化物）１２０９、ドープされた多結晶シリコン層１２１２、シリサイド層１２１４、キャッピング誘電体層１２１６、並びに、誘電体スペーサ１２１８である。シリサイド層１２１４は、チタンシリサイド、タングステンシリサイド他などの金属及びシリコンの化合物を含み得る。ゲート構造１２０５内の全ての誘電体は、酸化シリコン等の材料を含むことができる。ゲート構造１２０５の各々は、ワード線とも呼称される。図１２の構造は、既知の技法を用いて形成され得る。
図１３は、絶縁層１３１０が形成された後のメモリ装置１２００を示す。絶縁層１３１０は、絶縁層１２３０と同様にＢＳＧ、ＰＳＧ、或は、ＢＰＳＧを含み得る。図１２における絶縁層１３１０及び他の構造は装置構造１３２０を形成する。装置構造１３２０は厚みＴ１３を有する。幾つかの実施例において、Ｔ１３は少なくとも４００００オングストロームである。
図１４は、マスク１４３０が装置構造１３２０上に形成された後のメモリ装置１２００を示す。マスクは１４３０は無定形炭素を含み得る。よってマスク１４３０も無定形炭素層１４３０と呼称される。幾つかの実施例において、無定形炭素層１４３０は低い吸収係数を有して、該無定形炭素層１４３０は可視光範囲において透明である。幾つかの実施例において、無定形炭素層１４３０は、６３３ナノメートルの波長で約０．８及び０．００１の間の吸収係数（ｋ）を有する。他の実施例において、無定形炭素層１４３０は透明無定形炭素層であって、その透明無定形炭素層が、６３３ナノメートルの波長で約０．１５及び０．００１の間の吸収係数（ｋ）を有する。無定形炭素層１４３０は、図４に記載される無定形炭素層３３０を形成する方法と同様の方法によって形成され得る。
無定形炭素層１４３０が可視光範囲において透明であるので、無定形炭素層１４３０は選択された厚みで形成され得て、装置１２００の位置合わせ中、位置合わせマーク１２０４の読み取りに実質的に影響すること無しに、装置構造１３２０を適切にエッチングする。無定形炭素層１４３０は厚みＴ１４を有し、それは装置構造１３２０を適切にエッチングする的確な値で選択可能である。Ｔ１４は任意の厚みが可能である。幾つかの実施例において、Ｔ１４は少なくとも４０００オングストロームである。
図１５は、キャップ層１５４０が無定形炭素層１４３０上方に形成された後のメモリ装置１２００を示す。キャップ層１５４０は、炭化硼素（ＢｘＣ）、窒化硼素（ＢＮ）、炭化シリコン（ＳｉＣ）、窒化シリコン（ＳｉｘＮｙ）、酸化物でドープされたフッ素（例えば、ＳｉＯｘ：Ｆ）、窒化物がドープされたフッ素（例えば、ＳｉｘＮｙ：Ｆ）、炭化物がドープされたフッ素（例えば、ＳＣ：Ｆ）、並びに、ＣａＦｘ及びＭｇＦｘ等のフッ素フィルムを含む。幾つかの実施例において、水素がキャップ層１５４０の非酸化物材料内に組み入れられる。キャップ層１５４０はＣＶＤ或はＰＥＣＶＤプロセス等のプロセスによって形成可能である。幾つかの実施例において、キャップ層１５４０は、同一プロセス（同一処理ステップ）において、無定形炭素層１４３０と一緒に形成されて、該キャップ層１５４０が無定形炭素層１４３０上方にそのまま蒸着されるように為す。例えば、無定形炭素層１４３０が図４に記載されたプロセスと同様のＣＶＤ或はＰＥＣＶＤプロセスで形成中或は形成後、Ｂ２Ｈ６、Ｂ４Ｈ１０、並びに、ＢＨ３ＣＯ等の硼素を含むガスはチャンバー内に導入され得て、無定形炭素層１４３０上方の炭化硼素を有するキャップ層１５４０を形成する。幾つかの実施例において、キャップ層１５４０は硼素の約０．５原子パーセントから約７０原子パーセントを伴う炭化硼素を含む。
図１６は、フォトレジスト層１６５０がキャップ層１５４０上方に形成された後の装置１２００を示す。フォトレジスト装置１６５０は既知のプロセスによって形成可能である。無定形炭素装置１４３０、キャップ層１５４０、並びに、フォトレジスト層１６５０の組み合わせは、マスキング構造１６６０を形成する。幾つかの実施例において、マスキング構造１５４０は、キャップ層１５４０及びフォトレジスト層１６５０の間に形成された追加層を含み、該追加層はフォトプロセス性能を強化すべく反射防止層として機能する。マスキング構造１６６０は、引き続くプロセスにおいてマスキング構造１６６０下方の１つ或はそれ以上の層をエッチングすべくマスクとして使用される。
図１７は、フォトレジスト層１６５０がパターニングされた後の装置１２００を示す。フォトレジスト層１６５０のパターニングは既知の技法を用いて実行可能である。パターニングされたフォトレジスト層１６５０は複数の開口部１７０１を有する。
図１８は、キャップ層１５４０がパターニングされた後の装置１２００を示す。幾つかの実施例において、フォトレジスト層１６５０をマスクとして用いて酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでキャップ層１５４０がパターニングされる。キャップ層１５４０がパターニングされた後、パターニングされたキャップ層１５４０はパターニングされたフォトレジスト層１６５０の複数の開口部と連続するか或は位置合わせされた複数の開口部１８０１を有する。図１７は、キャップ層１５４０がパターニングされた後に依然として残存するパターニングされたフォトレジストを示す。しかしながら幾つかの実施例において、パターニングされたフォトレジスト層１６５０は、マスキング構造１６６０内において、パターニングされたキャップ層１５４０及び無定形炭素層１４３０のみが残存する。
図１９は、無定形炭素層１４３０がパターニングされた後の装置１２００を示す。幾つかの実施例において、無定形炭素層１４３０は、パターニングされたキャップ層１５４０をマスクとして用いて、酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでパターニングされる。パターニングされた無定形炭素層１４３０は、パターニングされたキャップ層１５４０の複数の開口部と連続するか或は位置合わせされた複数の開口部１９０１を有する。
図２０は、フォトレジスト層１６５０が除去された後の装置１２００を示す。残留するキャップ層１３４０及び無定形炭素層１４３０の組み合わせはマスクとして使用されて、装置構造１３２０の一部、全装置構造１３２０、或は、全装置構造１３２０と基板１２０２の内の少なくとも一部とを、エッチングする。幾つかの実施例において、フォトレジスト層１６５０及びキャップ層１５４０の双方は、無定形炭素層１４３０がパターニングされた後に除去される。よって無定形炭素層１４３０のみが残留すると共に、マスクとして使用されて該無定形炭素層１４３０下方の各種層をエッチングする。
図２１は、装置構造１３２０がエッチングされた後の装置１２００を示す。装置構造１３２０は、キャップ層１５４０及び無定形炭素層１４３０をマスクとして用いてエッチングされる。エッチングされた装置構造１３２０は複数の開口部２１０１を有する。
図２２は、キャップ層１５４０及び無定形炭素層１４３０が除去された後の装置１２００を示す。キャップ層１５４０及び無定形炭素層１４３０を除去するプロセスは、図１１のキャップ層４４０及び無定形炭素層３３０のものと同様である。
図２３は、他の複数の層が既知の技法を用いて形成された後の装置１２００を示す。複数の開口部２１０１の各々内には、第１導電性層２３０２（２３０２．１及び２３０２．２）、第２導電性層２３０４（２３０４．１及び２３０４．２）、並びに、誘電体層２３０６（２３０６．１及び２３０６．２）が形成されている。導電性層２３０２，２３０４、誘電体層２３０６、並びに、他の複数の要素は、蓄積キャパシタＣ１及びＣ２を形成する。例えば、蓄積キャパシタＣ１において、導電性層２３０２．１、接点１２４０．１、並びに、拡散領域１２０６．１は、第１キャパシタ・プレート（ボトム・プレート）を形成し、導電性層２３０２．２は第２キャパシタ・プレート（トップ・プレート）を形成し、そして、誘電体層２３０６．１はキャパシタ誘電体である。幾つかの実施例において、導電性層２３０４はメモリ装置１２００の共通のセル・プレートと接続する。共通セル・プレートは簡略化のために図１９から省略されている。
メモリ装置１２００はアクセス・トランジスタＴ１及びＴ２を含む。ゲート構造１２０５．２及び拡散領域１２０６．１−１２０６．２はアクセス・トランジスタＴ１を形成する。ゲート構造１２０５．３及び拡散領域１２０６．２−１２０６．３はアクセス・トランジスタＴ２を形成する。アクセス・トランジスタＴ１及び蓄積キャパシタＣ１はメモリＣＥＬＬ１を形成する。アクセス・トランジスタＴ２及び蓄積キャパシタＣ２はメモリＣＥＬＬ２を形成する。
メモリ・セルＣＥＬＬ１及びＣＥＬＬ２は蓄積キャパシタＣ１及びＣ２に電荷の形態でデータを記憶する。電荷は、接点１２４０．２を介して、キャパシタＣ１及びＣ２のドープされた領域１２０６．１及び１２０６．３に向かって転送され且つそれらから転送される。幾つかの実施例において、接点１２４０．２は埋め込み型ビット線接点であり、それはメモリ装置１２００のビット線と接続する。
他の実施例において、層２３０２，２３０４，２３０６の構造と異なる構造を有する他の複数の要素は複数の開口部２１０１（図２１）内に形成可能である。例えば、キャパシタ・プレートの代わりの相互接続部が複数の開口部２１０１内に形成され得て、拡散領域１２０６をメモリ装置１２００の他の複数の部分と接続する。
メモリ装置１２００は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）装置であり得る。ＤＲＡＭ装置の例としては、ＳＤＲＡＭと一般に呼ばれるシンクロナスＤＲＡＭ、ＳＤＲＡＭ ＩＩ、ＳＧＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｇｒａｐｈｉｃｓ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＤＲ ＳＤＲＡＭ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ ＳＤＲＡＭ）、ＤＤＲ ＩＩ ＳＤＲＡＭ、ＤＤＲ ＩＩＩ ＳＤＲＡＭ、ＧＤＤＲ ＩＩＩ ＳＤＲＡＭ（Ｇｒａｐｈｉｃ Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）、ランバス（Ｒａｍｂｕｓ）ＤＲＡＭを含む。メモリ装置１２００は他の複数の要素を含むが、明瞭化のために図示されていない。
図２４は、本発明の一実施例に従ったシステムを示す。システム２４００は、チャンバー２４１０と、該チャンバー内に配置されたウェハー２４２０とを含む。幾つかの実施例において、チャンバー２４１０はＰＥＣＶＤチャンバーであり、ウェハー２４２０は半導体ウェハーである。チャンバー２４１０の一例としては、カリフォルニア州サンタクララにあるアプライド・マテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なＰｒｏｄｕｃｅｒ Ｐｒｏｃｅｓｓｏｒのチャンバーを含む。チャンバー２４１０及びウェハー２４２０は、装置１００（図１乃至図１１）及びメモリ装置１２００（図１２乃至図２３）の部分を形成すべく使用され得る。
ウェハー２４２０は、多数の位置合わせマーク２４１４及び多数のダイ２４３０を含む。幾つかの実施例において、位置合わせマーク２４１４は、位置合わせマーク１１４（図１）及び位置合わせマーク１２０４（図１２）を表す。
ダイ２４３０の内の少なくとも１つは、先の図２〜図２３に記載されていた実施例に従った複数の要素を含む。例えば、ダイ２４３０の内の少なくとも１つは、装置１００及び１２００（図２〜図２３）のもののような、基板、装置構造、並びに、マスキング構造を含む。よって、ダイ２４３０の内の少なくとも１つは、図２乃至図２３に記載されたプロセスに従って形成された無定形炭素層３３０（図４）及び無定形炭素層１４３０（図１３）等の無定形炭素層を含む。
ダイ２４３０の内の１つなどのダイは、ウェハー２４２０等の半導体ウェハー上のパターンである。ダイは、特定の機能を実行する回路を含む。例えば、ダイ２４３０の内の少なくとも１つは、プロセッサ等の装置用回路、或は、メモリ装置１２００（図１１〜図２３）等のメモリ装置を含む。
結論
本発明の各種実施例は、マスキング構造を有する装置と、該装置を形成する方法とを提供する。マスキング構造はキャップ層上の無定形炭素層を含む。無定形炭素層は透明無定形炭素層であり得る。キャップ層は非酸化物材料を含む。ここでは特定の実施例が記載されているが、同じ目的を達成すべく、図示された特定の実施例を他の実施例で代替され得ることを当業者であれば理解する。本願は、本発明の如何なる改作或は変形をも網羅するものである。それ故に、本発明は特許請求の範囲及び全ての利用可能な等価物だけで限定されない。
本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。 本発明の一実施例に従ったシステムを示す。
符号の説明
１００ 装置
１１０ 基板
１１２ 基板表面
１１４ 位置合わせマーク
２１０ 基板
２２０ 装置構造
３３０ 無定形炭素層
４４０ キャップ層
５５０ フォトレジスト層
５６０ マスキング構造

Claims (67)

  1. 装置であって、
    基板と、
    無定形炭素層及びキャップ層を含んで、前記基板上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
    を備える装置。
  2. 前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の１つを含む、請求項１に記載の装置。
  3. 前記無定形炭素層が、４００ナノメートル及び７００ナノメートルの間の波長を有する輻射線に透明である、請求項１に記載の装置。
  4. 前記キャップ層が少なくとも１つの開口部を含む、請求項２に記載の装置。
  5. 前記無定形炭素層が、前記キャップ層の少なくとも１つの開口部と連続する少なくとも１つの開口部を含む、請求項４に記載の装置。
  6. 前記マスキング構造がフォトレジスト層を更に含む、請求項５に記載の装置。
  7. 前記フォトレジスト層が、前記キャップ層の少なくとも１つの開口部と連続する少なくとも１つの開口部を含む、請求項６に記載の装置。
  8. 装置であって、
    基板と、
    前記基板上に形成された装置構造と、
    マスク及びキャップ層を含んで、前記装置構造上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
    を備える装置。
  9. 前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の１つを含む、請求項８に記載の装置。
  10. 前記マスクが無定形炭素層を含む、請求項８に記載の装置。
  11. 前記無定形炭素層が、６３３ナノメートルの波長で約０．１５及び約０．００１の間の吸収係数を有する、請求項１０に記載の装置。
  12. 前記無定形炭素層が４０００オングストローム以上の厚みを有する、請求項１１に記載の装置。
  13. 前記装置構造が、４００００オングストローム以上の厚みを有する、請求項１２に記載の装置。
  14. 前記マスキング構造が少なくとも１つの開口部を含む、請求項８に記載の装置。
  15. 前記装置構造が、前記装置構造の少なくとも１つの開口部と連続する少なくとも１つのトレンチを含む、請求項１４に記載の装置。
  16. 前記装置構造が誘電体層を含む、請求項８に記載の装置。
  17. 前記装置構造が導電性層を含む、請求項１６に記載の装置。
  18. マスキング構造であって、
    無定形炭素層と、
    前記無定形炭素層上に形成されたキャップ層であり、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成るキャップ層と、
    を備えるマスキング構造。
  19. 前記無定形炭素層が可視光範囲内において透明である、請求項１８に記載のマスキング構造。
  20. 前記無定形炭素層が、６３３ナノメートルの波長で約０．１５及び約０．００１の間の吸収係数を有する、請求項１８に記載のマスキング構造。
  21. 前記キャップ層上に配置されたフォトレジスト層を更に含む、請求項１８に記載のマスキング構造。
  22. 前記マスキング構造が少なくとも１つの開口部を含む、請求項２０に記載のマスキング構造。
  23. メモリ装置であって、
    複数のドープされた領域を有する基板と、
    前記基板上に形成された装置構造であり、複数のゲート構造、各々が２つのゲート構造の間に配置されると共に前記ドープされた領域の内の１つと接続する複数の接点、並びに、前記ゲート構造及び前記接点の上に形成された絶縁層を含むことから成る装置構造と、
    無定形炭素層及びキャップ層を含んで、前記基板上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
    を備えるメモリ装置。
  24. 前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の１つを含む、請求項２３に記載のメモリ装置。
  25. 前記無定形炭素層が可視光範囲において透明である、請求項２３に記載の装置。
  26. 前記キャップ層が少なくとも１つの開口部を含む、請求項２３に記載のメモリ装置。
  27. 前記無定形炭素層が、前記キャップ層の少なくとも１つの開口部と位置合わせされた少なくとも１つの開口部を含む、請求項２６に記載のメモリ装置。
  28. 前記マスキング構造がフォトレジスト層を更に含む、請求項２７に記載のメモリ装置。
  29. 前記フォトレジスト層が、前記キャップ層の少なくとも１つの開口部と連続する少なくとも１つの開口部を含む、請求項２８に記載のメモリ装置。
  30. 前記装置構造が、前記ゲート構造及び前記接点の間に配置された障壁層を更に含む、請求項２３に記載のメモリ装置。
  31. 前記無定形炭層が少なくとも４０００オングストロームの厚みを有する、請求項２３に記載のメモリ装置。
  32. 前記装置構造が少なくとも４００００オングストロームの厚みを有する、請求項２１に記載のメモリ装置。
  33. システムであって、
    チャンバーと、
    前記基板上に形成された装置構造と前記装置構造上に形成されたマスキング構造とを含んで、前記チャンバー内に配置されたウェハーであり、基板を含むダイ、前記マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が非酸化物材料を含むことから成るウェハーと、
    を備えるシステム
  34. 前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の１つを含む、請求項３３に記載のシステム。
  35. 前記無定形炭素層が、４００ナノメートル及び７００ナノメートルの間の波長を有する輻射線に透明である、請求項３３に記載のシステム。
  36. 前記キャップ層が少なくとも１つの開口部を含む、請求項３３に記載のシステム。
  37. 前記無定形炭素層が、前記キャップ層の少なくとも１つの開口部と連続する少なくとも１つの開口部を含む、請求項３６に記載のシステム。
  38. 前記マスキング構造がフォトレジスト層を更に含む、請求項３７に記載のシステム。
  39. 前記装置構造が導電性層を含む、請求項３３に記載のシステム。
  40. 前記装置構造が絶縁層を更に含む、請求項３９に記載のシステム。
  41. 前記少なくとも１つのダイがメモリ装置用の回路を含む、請求項３３に記載のシステム。
  42. 前記少なくとも１つのダイがプロセッサ用の回路を含む、請求項３３に記載のシステム。
  43. 前記チャンバーがプラズマ強化化学気相成長チャンバーである、請求項３３に記載のシステム。
  44. 方法であって、
    基板上にマスキング構造を形成することが、無定形炭素層及びキャップ層を形成することを含み、前記キャップ層が非酸化物材料を含むことから成る方法。
  45. 前記キャップ層を形成することが、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料で前記キャップ層を形成することを含む、請求項４４に記載の方法。
  46. 前記無定形炭素層が４００ナノメートル及び７００ナノメートルの間の波長を有する輻射線に透明である、請求項４４に記載の方法。
  47. 無定形炭素層が蒸着によって形成される、請求項４４に記載の方法。
  48. 無定形炭素層が蒸着によって形成される、請求項４４に記載の方法。
  49. 前記キャップ層が前記無定形炭素層と一緒にそのまま蒸着される、請求項４７に記載の方法。
  50. 前記マスキング構造を形成することが、フォトレジスト層を形成することを更に含む、請求項４８に記載の方法。
  51. 方法であって、
    基板上に装置構造を形成し、
    前記装置構造上にマスキング構造を形成し、該マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成る方法。
  52. 前記キャップ層の材料が前記無定形炭素層上にそのまま蒸着される、請求項５０に記載の方法。
  53. 前記無定形炭素層が可視光範囲において透明である、請求項５０に記載の方法。
  54. 方法であって、
    基板上に装置構造を形成する段階と、
    前記装置構造上に無定形炭素層を形成する段階と、
    前記無定形炭素層上に非酸化物キャップ層を形成する段階と、
    前記非酸化物キャップ層をパターニングして、パターニングされた非酸化物キャップ層を作り出す段階と、
    前記パターニングされた非酸化物キャップ層をマスクとして用いて、前記無定形炭素層をパターニングする段階と、
    の諸段階を含む方法。
  55. 前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の１つを含む、請求項５３に記載の方法。
  56. 前記炭化層が、６３３ナノメートルの波長で約０．１５及びやく０．００１の間の吸収係数を有する、請求項５３に記載の方法。
  57. 無定形炭素層が蒸着によって形成される、請求項５３に記載の方法。
  58. 前記キャップ層が前記無定形炭素層と一緒にそのまま蒸着される、請求項５６に記載の方法。
  59. 無定形炭素層を形成することが化学気相成長プロセスによって実行される、請求項５７に記載の方法。
  60. 方法であって、
    基板上にゲート構造を有する装置構造を形成する段階と、
    前記装置構造上にマスキング構造を形成する段階であり、該マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が非酸化物材料を含むことから成る段階と、
    前記マスキング構造をパターニングして、パターニングされたマスキング構造を形成する段階と、
    前記パターニングされたマスキング構造をマスクとして用いて前記装置構造をエッチングして、メモリ・セルの一部を形成する段階と、
    前記パターニングされたマスキング構造を除去する段階と、
    の諸段階を含む方法。
  61. 前記マスキング構造をパターニングする段階が、
    パターニングされたフォトレジスト層をマスクとして用いて、前記キャップ層をパターニングしてパターニングされたキャップ層を形成することと、
    前記パターニングされたキャップ層及び前記パターニングされたフォトレジスト層の内の少なくとも１つを用いて、前記無定形炭素層をパターニングすることと、
    を含む、請求項５９に記載の方法。
  62. 前記キャップ層をパターニングすることが酸素プラズマ・エッチング・プロセスで実行される、請求項６０に記載の方法。
  63. 前記パターニングされた無定形炭素層を除去することが、ＣＦ４及びＨ２の内の１つを伴う酸素プラズマ・プロセスを用いて実行される、請求項５９に記載の方法。
  64. 方法であって、
    チャンバー内にウェハーを配置する段階であり、該ウェハーが基板と該基板上に形成された装置構造とを有する少なくとも１つのダイを含むことから成る段階と、
    前記装置構造上に無定形炭素層を形成する段階と、
    前記無定形炭素層上にキャップ層を形成する段階であり、該キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成る段階と、
    の諸段階を含む方法。
  65. 前記キャップ層の材料が前記無定形炭素層と一緒にそのまま蒸着される、請求項６３に記載の方法。
  66. 前記無定形炭素層が可視光範囲において透明である、請求項６３に記載の方法。
  67. 前記チャンバーがプラズマ強化化学気相成長チャンバーである、請求項６３に記載の方法。
JP2006526248A 2003-09-12 2004-09-08 無定形炭素層を含むマスキング構造 Abandoned JP2007505498A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/661,100 US7129180B2 (en) 2003-09-12 2003-09-12 Masking structure having multiple layers including an amorphous carbon layer
PCT/US2004/029209 WO2005034216A1 (en) 2003-09-12 2004-09-08 Masking structure including an amorphous carbon layer

Publications (1)

Publication Number Publication Date
JP2007505498A true JP2007505498A (ja) 2007-03-08

Family

ID=34273803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006526248A Abandoned JP2007505498A (ja) 2003-09-12 2004-09-08 無定形炭素層を含むマスキング構造

Country Status (7)

Country Link
US (2) US7129180B2 (ja)
EP (1) EP1678748A1 (ja)
JP (1) JP2007505498A (ja)
KR (1) KR100869460B1 (ja)
CN (1) CN100585808C (ja)
TW (1) TWI261146B (ja)
WO (1) WO2005034216A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110077A (ja) * 2005-10-12 2007-04-26 Hynix Semiconductor Inc 半導体素子のコンタクトホール形成方法
JP2008016837A (ja) * 2006-06-30 2008-01-24 Hynix Semiconductor Inc 半導体素子のコンタクトプラグの製造方法
JP2011181903A (ja) * 2010-02-05 2011-09-15 Tokyo Electron Ltd アモルファスカーボン膜を含む積層構造を形成する方法及び装置
JP2013540359A (ja) * 2010-10-05 2013-10-31 アプライド マテリアルズ インコーポレイテッド 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
JP2016153518A (ja) * 2015-02-20 2016-08-25 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939794B2 (en) * 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US7105431B2 (en) * 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US7132201B2 (en) * 2003-09-12 2006-11-07 Micron Technology, Inc. Transparent amorphous carbon structure in semiconductor devices
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
KR101254107B1 (ko) * 2003-10-03 2013-04-12 어플라이드 머티어리얼스, 인코포레이티드 다이나믹 표면 어닐링 프로세싱을 위한 흡수층
US7109087B2 (en) * 2003-10-03 2006-09-19 Applied Materials, Inc. Absorber layer for DSA processing
US7115993B2 (en) * 2004-01-30 2006-10-03 Tokyo Electron Limited Structure comprising amorphous carbon film and method of forming thereof
US7115524B2 (en) * 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7341906B2 (en) * 2005-05-19 2008-03-11 Micron Technology, Inc. Method of manufacturing sidewall spacers on a memory device, and device comprising same
US7364276B2 (en) * 2005-09-16 2008-04-29 Eastman Kodak Company Continuous ink jet apparatus with integrated drop action devices and control circuitry
KR100724568B1 (ko) * 2005-10-12 2007-06-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US20070087227A1 (en) * 2005-10-14 2007-04-19 Seagate Technology Llc Granular magnetic recording media with improved corrosion resistance by cap layer + pre-covercoat etching
KR100792402B1 (ko) * 2005-12-28 2008-01-09 주식회사 하이닉스반도체 듀얼폴리게이트를 갖는 반도체소자의 제조 방법
US7691499B2 (en) * 2006-04-21 2010-04-06 Seagate Technology Llc Corrosion-resistant granular magnetic media with improved recording performance and methods of manufacturing same
WO2007126091A1 (ja) * 2006-05-01 2007-11-08 Mitsubishi Chemical Corporation エッチング方法、エッチングマスクおよびそれを用いた半導体装置の製造方法
KR100843917B1 (ko) * 2006-09-08 2008-07-03 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2008227360A (ja) * 2007-03-15 2008-09-25 Elpida Memory Inc 半導体装置の製造方法
US7807064B2 (en) * 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
US7553770B2 (en) * 2007-06-06 2009-06-30 Micron Technology, Inc. Reverse masking profile improvements in high aspect ratio etch
US7718546B2 (en) * 2007-06-27 2010-05-18 Sandisk 3D Llc Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon
JP2009059804A (ja) * 2007-08-30 2009-03-19 Elpida Memory Inc 半導体装置の製造方法およびハードマスク
US7935618B2 (en) 2007-09-26 2011-05-03 Micron Technology, Inc. Sputtering-less ultra-low energy ion implantation
US8298931B2 (en) * 2007-09-28 2012-10-30 Sandisk 3D Llc Dual damascene with amorphous carbon for 3D deep via/trench application
US8076229B2 (en) * 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
KR20130075158A (ko) 2011-12-27 2013-07-05 삼성전자주식회사 반도체 소자의 제조 방법
CN104347392A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 图形化方法
US9312064B1 (en) 2015-03-02 2016-04-12 Western Digital (Fremont), Llc Method to fabricate a magnetic head including ion milling of read gap using dual layer hard mask
US10418243B2 (en) 2015-10-09 2019-09-17 Applied Materials, Inc. Ultra-high modulus and etch selectivity boron-carbon hardmask films
KR102557230B1 (ko) 2017-07-21 2023-07-19 도레이 카부시키가이샤 에폭시 수지 조성물, 프리프레그 및 섬유 강화 복합 재료
US11469097B2 (en) * 2018-04-09 2022-10-11 Applied Materials, Inc. Carbon hard masks for patterning applications and methods related thereto
US11049728B2 (en) * 2018-10-31 2021-06-29 Entegris, Inc. Boron-doped amorphous carbon hard mask and related methods
US11550222B2 (en) 2019-08-01 2023-01-10 Applied Materials, Inc. Dose reduction of patterned metal oxide photoresists

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US570316A (en) 1896-10-27 le blois
US86547A (en) * 1869-02-02 Improvement in rendering safes and other structures fire-proof
US6837A (en) * 1849-10-30 Improvement in electro-chemical telegraphs
US1778A (en) * 1840-09-10 Spark- arrester
JPS58204534A (ja) 1982-05-24 1983-11-29 Hitachi Ltd Ｘ線リソグラフイ用マスク
USH566H (en) 1985-12-04 1989-01-03 The United States Of America As Represented By The United States Department Of Energy Apparatus and process for deposition of hard carbon films
US5514885A (en) 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JPS63155145A (ja) 1986-12-19 1988-06-28 Seiko Instr & Electronics Ltd マスクの白点欠陥修正方法
JPH01154468A (ja) * 1987-12-11 1989-06-16 Hitachi Ltd 液体燃料電池
US6224952B1 (en) 1988-03-07 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Electrostatic-erasing abrasion-proof coating and method for forming the same
US4975144A (en) 1988-03-22 1990-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of plasma etching amorphous carbon films
US4971853A (en) 1988-05-04 1990-11-20 Syracuse University Laser directed chemical vapor deposition of transparent metal films
IL88837A (en) 1988-12-30 1993-08-18 Technion Res & Dev Foundation Method for the preparation of mask for x-ray lithography
KR950011563B1 (ko) 1990-11-27 1995-10-06 가부시끼가이샤 도시바 반도체장치의 제조방법
US5198263A (en) 1991-03-15 1993-03-30 The United States Of America As Represented By The United States Department Of Energy High rate chemical vapor deposition of carbon films using fluorinated gases
EP0531232A3 (en) 1991-08-26 1993-04-21 Eastman Kodak Company High durability mask for use in selective area, epitaxial regrowth of gaas
AU650782B2 (en) 1991-09-24 1994-06-30 Canon Kabushiki Kaisha Solar cell
US5369040A (en) 1992-05-18 1994-11-29 Westinghouse Electric Corporation Method of making transparent polysilicon gate for imaging arrays
JP2530990B2 (ja) 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
US5470661A (en) 1993-01-07 1995-11-28 International Business Machines Corporation Diamond-like carbon films from a hydrocarbon helium plasma
US5358880A (en) 1993-04-12 1994-10-25 Motorola, Inc. Method of manufacturing closed cavity LED
JP3256751B2 (ja) * 1993-05-06 2002-02-12 四国化工機株式会社 固形物の搬送装置
US5346729A (en) 1993-05-17 1994-09-13 Midwest Research Institute Solar-induced chemical vapor deposition of diamond-type carbon films
JPH0773909A (ja) 1993-08-23 1995-03-17 Ebara Res Co Ltd 光電気化学装置
US5431800A (en) 1993-11-05 1995-07-11 The University Of Toledo Layered electrodes with inorganic thin films and method for producing the same
JP3441011B2 (ja) 1994-03-18 2003-08-25 富士通株式会社 アモルファスカーボンを用いた半導体装置製造方法
US6420095B1 (en) 1994-03-18 2002-07-16 Fujitsu Limited Manufacture of semiconductor device using A-C anti-reflection coating
US5589307A (en) 1994-05-26 1996-12-31 Dai Nippon Printing Co., Ltd. Printing plate and process for preparing the same
US5566112A (en) * 1994-08-10 1996-10-15 Sgs-Thomson Microelectronics, Inc. Apparatus and method for enabling a bus driver when a data signal is valid
TW366367B (en) 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
US6128700A (en) * 1995-05-17 2000-10-03 Monolithic System Technology, Inc. System utilizing a DRAM array as a next level cache memory and method for operating same
US5669644A (en) 1995-11-13 1997-09-23 Kokusai Electric Co., Ltd. Wafer transfer plate
US5700316A (en) * 1996-03-29 1997-12-23 Xerox Corporation Acoustic ink compositions
PT897577E (pt) 1996-05-11 2002-06-28 Univ Manchester Composito fotorrefractivo
US5759746A (en) 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
JP3408074B2 (ja) 1996-09-06 2003-05-19 キヤノン株式会社 屋根材一体型太陽電池及びその施工方法
US5800878A (en) 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
JP3327811B2 (ja) 1997-05-13 2002-09-24 キヤノン株式会社 酸化亜鉛薄膜の製造方法、それを用いた光起電力素子及び半導体素子基板の製造方法
JPH1146006A (ja) 1997-07-25 1999-02-16 Canon Inc 光起電力素子およびその製造方法
US6035803A (en) 1997-09-29 2000-03-14 Applied Materials, Inc. Method and apparatus for controlling the deposition of a fluorinated carbon film
US6624064B1 (en) 1997-10-10 2003-09-23 Applied Materials, Inc. Chamber seasoning method to improve adhesion of F-containing dielectric film to metal for VLSI application
US6323119B1 (en) 1997-10-10 2001-11-27 Applied Materials, Inc. CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application
US6211065B1 (en) 1997-10-10 2001-04-03 Applied Materials, Inc. Method of depositing and amorphous fluorocarbon film using HDP-CVD
EP0915523A3 (en) 1997-10-29 2005-11-02 Canon Kabushiki Kaisha A photovoltaic element having a back side transparent and electrically conductive layer with a light incident side surface region having a specific cross section and a module comprising said photovoltaic element
TWI246633B (en) 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
US6291334B1 (en) 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6262450B1 (en) * 1998-04-22 2001-07-17 International Business Machines Corporation DRAM stack capacitor with vias and conductive connection extending from above conductive lines to the substrate
JP3763667B2 (ja) 1998-04-23 2006-04-05 株式会社東芝 半導体発光素子
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3884564B2 (ja) 1998-05-20 2007-02-21 出光興産株式会社 有機ｅｌ発光素子およびそれを用いた発光装置
ATA119098A (de) 1998-07-09 1999-05-15 Ims Ionen Mikrofab Syst Verfahren zur erzeugung eines kohlenstoffilmes auf einem substrat
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6140652A (en) 1998-09-09 2000-10-31 Intersil Corporation Device containing sample preparation sites for transmission electron microscopic analysis and processes of formation and use
US6566757B1 (en) 1998-11-30 2003-05-20 Intel Corporation Stabilization of low dielectric constant film with in situ capping layer
JP3259704B2 (ja) 1998-12-30 2002-02-25 日本電気株式会社 半導体装置の製造方法
US6394109B1 (en) 1999-04-13 2002-05-28 Applied Materials, Inc. Method and apparatus for removing carbon contamination in a sub-atmospheric charged particle beam lithography system
US6447891B1 (en) 1999-05-03 2002-09-10 Guardian Industries Corp. Low-E coating system including protective DLC
US6821571B2 (en) 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6423384B1 (en) 1999-06-25 2002-07-23 Applied Materials, Inc. HDP-CVD deposition of low dielectric constant amorphous carbon film
US6508911B1 (en) 1999-08-16 2003-01-21 Applied Materials Inc. Diamond coated parts in a plasma reactor
US6313896B1 (en) 1999-08-31 2001-11-06 International Business Machines Corporation Method for forming a multi-domain alignment layer for a liquid crystal display device
US6300631B1 (en) 1999-10-07 2001-10-09 Lucent Technologies Inc. Method of thinning an electron transparent thin film membrane on a TEM grid using a focused ion beam
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
JP4467692B2 (ja) 1999-12-22 2010-05-26 株式会社半導体エネルギー研究所 太陽電池及びその作製方法
KR20010059284A (ko) 1999-12-30 2001-07-06 박종섭 반도체 소자의 캐패시터 형성방법
JP2001223384A (ja) 2000-02-08 2001-08-17 Toshiba Corp 半導体発光素子
US20020086547A1 (en) 2000-02-17 2002-07-04 Applied Materials, Inc. Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6795636B1 (en) 2000-03-05 2004-09-21 3M Innovative Properties Company Radiation-transmissive films on glass articles
JP2002194547A (ja) 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US20020003239A1 (en) 2000-06-28 2002-01-10 Motorola, Inc. Semiconductor structure and device including a carbon film and method of forming the same
US6551941B2 (en) 2001-02-22 2003-04-22 Applied Materials, Inc. Method of forming a notched silicon-containing gate structure
DE10153310A1 (de) 2001-10-29 2003-05-22 Infineon Technologies Ag Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte
US6541397B1 (en) 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US20030198814A1 (en) 2002-04-23 2003-10-23 3M Innovative Properties Company Retroreflective sheeting comprising thin continuous hardcoat
US6951709B2 (en) 2002-05-03 2005-10-04 Micron Technology, Inc. Method of fabricating a semiconductor multilevel interconnect structure
US6780753B2 (en) 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
US6653735B1 (en) * 2002-07-30 2003-11-25 Advanced Micro Devices, Inc. CVD silicon carbide layer as a BARC and hard mask for gate patterning
US6864556B1 (en) 2002-07-31 2005-03-08 Advanced Micro Devices, Inc. CVD organic polymer film for advanced gate patterning
US6764949B2 (en) 2002-07-31 2004-07-20 Advanced Micro Devices, Inc. Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
US6884733B1 (en) * 2002-08-08 2005-04-26 Advanced Micro Devices, Inc. Use of amorphous carbon hard mask for gate patterning to eliminate requirement of poly re-oxidation
US6875664B1 (en) * 2002-08-29 2005-04-05 Advanced Micro Devices, Inc. Formation of amorphous carbon ARC stack having graded transition between amorphous carbon and ARC material
US6803313B2 (en) * 2002-09-27 2004-10-12 Advanced Micro Devices, Inc. Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes
US6649469B1 (en) 2002-10-11 2003-11-18 Micron Technology, Inc. Methods of forming capacitors
US6787452B2 (en) 2002-11-08 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Use of amorphous carbon as a removable ARC material for dual damascene fabrication
US6825114B1 (en) * 2003-04-28 2004-11-30 Advanced Micro Devices, Inc. Selective stress-inducing implant and resulting pattern distortion in amorphous carbon patterning
US7129180B2 (en) 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
US7132201B2 (en) * 2003-09-12 2006-11-07 Micron Technology, Inc. Transparent amorphous carbon structure in semiconductor devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110077A (ja) * 2005-10-12 2007-04-26 Hynix Semiconductor Inc 半導体素子のコンタクトホール形成方法
JP2008016837A (ja) * 2006-06-30 2008-01-24 Hynix Semiconductor Inc 半導体素子のコンタクトプラグの製造方法
JP2011181903A (ja) * 2010-02-05 2011-09-15 Tokyo Electron Ltd アモルファスカーボン膜を含む積層構造を形成する方法及び装置
JP2013540359A (ja) * 2010-10-05 2013-10-31 アプライド マテリアルズ インコーポレイテッド 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
JP2016153518A (ja) * 2015-02-20 2016-08-25 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置

Also Published As

Publication number Publication date
US7129180B2 (en) 2006-10-31
EP1678748A1 (en) 2006-07-12
US20060001175A1 (en) 2006-01-05
US20050056940A1 (en) 2005-03-17
US7341957B2 (en) 2008-03-11
TW200517771A (en) 2005-06-01
TWI261146B (en) 2006-09-01
WO2005034216A1 (en) 2005-04-14
KR100869460B1 (ko) 2008-11-19
CN1879196A (zh) 2006-12-13
KR20060083216A (ko) 2006-07-20
CN100585808C (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
JP2007505498A (ja) 無定形炭素層を含むマスキング構造
KR100766755B1 (ko) 반도체 소자에서의 투명 비결정질 탄소 구조체
US6586145B2 (en) Method of fabricating semiconductor device and semiconductor device
US20090075480A1 (en) Silicon Carbide Doped Oxide Hardmask For Single and Dual Damascene Integration
US6444586B2 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
US6723611B2 (en) Vertical hard mask
US5552344A (en) Non-etchback self-aligned via size reduction method employing ozone assisted chemical vapor deposited silicon oxide
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
CN109659275A (zh) 动态随机存取存储器的制作方法
KR100471408B1 (ko) 반도체 소자의 금속선 패터닝 방법
US6797582B2 (en) Vertical thermal nitride mask (anti-collar) and processing thereof
US5930659A (en) Forming minimal size spaces in integrated circuit conductive lines
JPH11307742A (ja) 低いビット線間結合容量を有する低抵抗ビット線構造の製造方法
KR100360150B1 (ko) 반도체소자의캐패시터형성방법
US20060292883A1 (en) Etching of silicon nitride with improved nitride-to-oxide selectivity utilizing halogen bromide/chlorine plasma
US6187629B1 (en) Method of fabricating a DRAM capacitor
US20050181557A1 (en) Method for fabricating microchips using metal oxide masks
JPH11135628A (ja) 半導体装置の製造方法
US20030124795A1 (en) Method of forming a polysilicon to polysilicon capacitor
KR20050059822A (ko) 도전플러그용 콘택 형성방법
KR20030001081A (ko) 불화아르곤 전사법을 이용한 비트라인 형성 방법
KR20020050481A (ko) 반도체소자의 커패시터 제조방법

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090804