JP2008016837A - 半導体素子のコンタクトプラグの製造方法 - Google Patents

半導体素子のコンタクトプラグの製造方法 Download PDF

Info

Publication number
JP2008016837A
JP2008016837A JP2007157324A JP2007157324A JP2008016837A JP 2008016837 A JP2008016837 A JP 2008016837A JP 2007157324 A JP2007157324 A JP 2007157324A JP 2007157324 A JP2007157324 A JP 2007157324A JP 2008016837 A JP2008016837 A JP 2008016837A
Authority
JP
Japan
Prior art keywords
etching
storage node
amorphous carbon
contact plug
node contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007157324A
Other languages
English (en)
Inventor
Chang-Youn Hwang
昌 淵 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008016837A publication Critical patent/JP2008016837A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ポリパッド処理を行うことなく、ストレージノードコンタクトプラグとランディングプラグ分離膜との間のオーバーラップマージンを確保し、かつ、ストレージノードコンタクトホールをエッチングする際のランディングプラグ分離膜のエッチング損失の防止に適した半導体素子のコンタクトプラグの製造方法を提供する。
【解決手段】ランディングプラグ23が形成された半導体基板21上に絶縁膜29Aを形成するステップと、絶縁膜29Aの所定領域上に非晶質カーボンハードマスク30Aを形成するステップと、ハードマスク30Aをエッチングバリアにして絶縁膜29Aをエッチングしてランディングプラグ23を露出させるストレージノードコンタクトホール33を形成するステップと、コンタクトホール33に導電物質を埋め込んでストレージノードコンタクトプラグを形成するステップとを含む。
【選択図】図2C

Description

本発明は、半導体製造技術に関し、特に、半導体素子のストレージノードコンタクトプラグの製造方法に関する。
半導体の製造工程において、ネットダイ(Net Die)の増加を利用して量産性を確保するためにセル構造は、これまでの8Fから6Fに縮小されている。この場合、ストレージノードコンタクトプラグの形成の際、下膜であるランディングプラグ分離膜とのオーバーラップマージンを確保するため、コンタクトは一定レベルの大きさ以下に維持されなければならない。
この場合、ストレージノードコンタクトプラグと後続のストレージノードとのオーバーラップマージンの確保及び所望の接触抵抗の確保のためには、ストレージノードコンタクトプラグの上部の大きさが一定レベル以上に確保されなければならない。したがって、これまでの場合、この問題を改善するために、ストレージノードコンタクトプラグ及びストレージノードの絶縁膜にプラグパッド処理を追加してプラグパッドを形成したが、この方法は、処理工程の数及び開発原価が増大して量産性が落ちる問題という問題がある。
また、ストレージノードコンタクトプラグの上部の大きさを確保するためにストレージノードコンタクトマスクの大きさを増大させるとき、ストレージノードコンタクトホールをエッチングした後、ストレージノードコンタクトホール間のマージンの不足により、隣接するストレージノードコンタクトプラグ間のブリッジが発生するという問題もある。
さらに、ストレージノードコンタクトプラグのサイズの増大のため、下膜のランディングプラグ分離膜とのオーバーラップマージンが不足してストレージノードコンタクトホールをエッチングするときに、ランディングプラグ分離膜の一部にエッチング損失(Attack)が発生するという問題もある(図1の「A」を参照)。
本発明は、上記の従来の技術の問題を解決するためになされたものであって、その目的は、ポリパッド処理を行うことなく、ストレージノードコンタクトプラグとランディングプラグ分離膜との間のオーバーラップマージンを確保し、かつ、ストレージノードコンタクトホールを形成するエッチングの際、ランディングプラグ分離膜のエッチング損失の防止に適した半導体素子のコンタクトプラグの製造方法を提供することにある。
上記の目的を達成するために、本発明に係る半導体素子のコンタクト製造方法は、ランディングプラグが形成された半導体基板上に絶縁膜を形成するステップと、前記絶縁膜の所定領域上に非晶質カーボンハードマスクを形成するステップと、前記非晶質カーボンハードマスクをエッチングバリアとして用い、前記絶縁膜をエッチングしてランディングプラグを露出させるストレージノードコンタクトホールを形成するステップと、前記ストレージノードコンタクトホールに導電物質を埋め込んでストレージノードコンタクトプラグを形成するステップとを含む。
本発明には、所望の線幅を画定する非晶質カーボンハードマスクをエッチングバリアとして利用し、上部に比べて下部へ進むほど線幅が狭くなるストレージノードコンタクトホールを形成してストレージノードコンタクトプラグとストレージノードとの間のオーバーラップマージンを改善することによって、歩留りを向上させることができるという効果がある。
また、上部に比べて下部へ進むほど線幅が狭くなるストレージノードコンタクトホールを形成することにより、ストレージノードコンタクトプラグとランディングプラグ分離膜とのオーバーラップマージンを確保することもできるという効果がある。
また、従来のポリパッドを形成する工程を省略できるため、工程の安定化及び単純化により、製造原価を節減することができるという効果がある。
以下、本発明の最も好ましい実施の形態を添付した図面を参照しながら説明する。
図2A〜図2Dは、本発明の実施の形態に係る半導体素子のコンタクトプラグの製造方法を説明するための断面図である。
図2Aに示すように、ウェル及び素子分離構造が形成された半導体基板21上に複数のゲートライン(図示せず)を形成する。続いて、ゲートラインを含む半導体基板21の全面に第1の層間絶縁膜22を形成する。それから、第1の層間絶縁膜22の所定の領域に対してランディングプラグコンタクト(Landing Plug Contact,「LPC」)を形成するためのエッチングを行い、ランディングプラグコンタクトホール(図面符号を省略)、及びパターン化された第1の層間絶縁膜22を形成する。
続いて、ランディングプラグコンタクトホールに導電物質、例えば、ポリシリコンを埋め込んでランディングプラグ23を形成する。以下、パターン化された第1の層間絶縁膜22をランディングプラグ分離膜22と称する。
続いて、ランディングプラグ23とランディングプラグ分離膜22の上に第2の層間絶縁膜24を形成する。第2の層間絶縁膜24の所定領域をエッチングしてビットラインコンタクトホール(図面符号を省略)、及びパターン化された第2の層間絶縁膜24を形成する。その後、ビットラインコンタクトホール内にバリアメタルTi/TiNを約100〜1000Åの範囲の厚さに形成した後、導電物質を埋め込んで、ビットラインコンタクト25を形成する。一方、ビットラインコンタクト25及びランディングプラグ23の一部は電気的に接続する。
次に、パターン化された第2の層間絶縁膜24の所定領域上にビットラインタングステン膜26及びビットラインハードマスク27を積層したビットラインBLを形成する。ビットラインタングステン膜26は、約300〜1000Åの範囲の厚さに形成され、ビットラインハードマスク27は、例えば、窒化膜を用いて約1500〜3500Åの範囲の厚さに形成される。
次に、まず、ビットラインハードマスク27を、約2.66〜9.33Pa(20〜70mTorr)の範囲の圧力で、約300〜1000Wの範囲のパワーを印加し、CF/CHF/O/Arを含む混合ガスを用いてエッチングする。続いて、ビットラインタングステン膜26を、約2.66〜9.33Pa(20〜70mTorr)の範囲の圧力で、約300〜1000Wの範囲のパワーを印加し、SF/BCl/N/Clを含む混合ガスを用いてエッチングする。
続いて、ビットラインBLの両側壁にビットラインスペーサ28を形成する。ビットラインスペーサ28は、約50〜150Åの範囲の厚さの窒化物系の膜を含む。
続いて、ビットラインBLを含む第2の層間絶縁膜24の全面に第3の層間絶縁膜29を形成する。第3の層間絶縁膜29は、約4000〜10000Åの範囲の厚さに形成される高密度プラズマ(High Density Plasma)酸化膜を含み、ビットラインBLを絶縁させる。その後、平坦化処理として化学機械研磨(Chemical Mechanical Polishing:CMP)を行い、第3の層間絶縁膜29の上部を平坦化する。
次に、第3の層間絶縁膜29上に非晶質カーボン膜30を形成する。非晶質カーボン膜30は、約1000〜2000Åの範囲の厚さに形成される。続いて、非晶質カーボン膜30上に反射防止膜としてSiON膜31を形成し、SiON膜31の所定領域上にフォトレジストパターン32を形成する。このとき、フォトレジストパターン32は、ホールタイプ(Hole type)のパターンに形成される。
次に、図2Bに示すように、フォトレジストパターン32をエッチングバリアとして用い、反射防止膜31及び非晶質カーボン膜30を順次エッチングしてパターニングされた反射防止膜31A及び非晶質カーボンハードマスク30Aを形成する。非晶質カーボン膜30のエッチングは、約1.33〜26.67Pa(10〜200mTorr)の範囲の圧力で約200〜2000Wの範囲のパワーを印加し、炭素とフッ素とを含有するエッチングガスを用いて行われる。このとき、エッチングガスは、CF/CHF/Ar/O/Nを含む。このCF/CHF/Ar/O/Nを含むエッチングガスを用いて非晶質カーボン膜30をエッチングするため、垂直プロフィールを有する非晶質カーボンハードマスク30Aを形成することができる。このとき、第3の層間絶縁膜29を所定の範囲の厚さ(図2Cに符号P1で示された約500〜1500Åの厚さ)だけエッチングすることができる。
非晶質カーボン膜30をエッチングした後、フォトレジストパターン32をストリップし、洗浄を行う。パターニングされた反射防止膜31Aは、このとき、完全に除去される。
次に、図2Cに示すように、非晶質カーボンハードマスク30Aをエッチングバリアとして利用し、第3の層間絶縁膜29及び第2の層間絶縁膜24を順次エッチングして、ランディングプラグ23の上面を露出させるストレージノードコンタクトホール33を形成するコンタクトホールエッチングを行う。符号29A及び24Aは、それぞれパターニングされた第3の層間絶縁膜29A及びパターニングされた第2の層間絶縁膜24Aを表す。ストレージノードコンタクトホール33を形成するエッチングは、約1.99〜6.67Pa(15〜50mTorr)の範囲の圧力で約1000〜2000Wの範囲のパワーを印加し、炭素とフッ素とを含有するエッチングガスを用いて行われる。このとき、エッチングガスは、C,C,C及びCHからなるグループの中から選択されたいずれか1つのガスにAr/O/CO/Nを添加したガスを含む。
その結果、上の部分は垂直プロフィールP1、残りの部分は底面に行くほど次第に線幅が狭くなる傾斜プロフィールP2を有するストレージノードコンタクトホール33が形成される。上記の混合エッチングガスと非晶質カーボンハードマスク30Aの非晶質カーボンとが反応してポリマーが生成されるため、ストレージノードコンタクトホール33の上部と比べて次第に線幅が狭くなる傾斜プロフィールP2が形成される。したがって、ストレージノードコンタクトホール33の上の部分の線幅CD1に比べて、下の部分の線幅CD2が狭くなっている、ワイングラス形状のコンタクトホールが形成される。
このように、ストレージノードコンタクトホール33の上部の線幅CD1を下部の線幅CD2に比べて広く形成したため、後続工程において、ストレージノードコンタクトホール33を埋め込んで形成されるストレージノードコンタクトプラグとその上に形成されるストレージノードとの間の接触マージンの確保が可能となり、かつ、ストレージノードコンタクトプラグと下膜のランディングプラグ分離膜22とのオーバーラップマージンの確保も可能となる。
次に、図2Dに示すように、ストレージノードコンタクトホール33の表面に沿ってストレージノードコンタクトスペーサ用の窒化物系の膜を形成する。このとき、窒化物系の膜は約100〜300Åの範囲の厚さに形成される。
続いて、ストレージノードコンタクトスペーサ用の窒化物系の膜を、約1.33〜4Pa(10〜30mTorr)の範囲の圧力で、約300〜1000Wの範囲のパワーを印加し、CF/CHF/O/Arを含むエッチングガスを用いてエッチングする。その結果、ストレージノードコンタクトホール33の両側壁にストレージノードコンタクトスペーサ34が形成される。
続いて、ストレージノードコンタクトホール33内に導電物質を埋め込む。導電物質は、例えばポリシリコンを用い、約1500〜3000Åの範囲の厚さに形成することができる。その後、導電物質に対するエッチバックによる分離処理を行ってストレージノードコンタクトプラグ35を形成する。
図3A〜図3Dは、本発明の実施の形態を説明するためのマイクロ写真である。
図3Aに示されているように、ストレージノードコンタクトを形成するためのハードマスクとしてポリシリコン膜を用いる場合、ストレージノードコンタクトホール33の自己整列コンタクト(SAC)エッチングの際にポリマーがほとんど生成されないため、勾配を有する傾斜プロフィールの実現が難しい。したがって、ストレージノードコンタクトホール33の線幅が増大すれば、ストレージノードコンタクトホール33の上部と下部が垂直のプロフィールを有するように形成され、その結果、ストレージノードコンタクトプラグと下のランディングプラグ分離膜22とのオーバーラップマージンが足りないことから、ランディングプラグ分離膜22のエッチング損失が発生し得る。
また、図3Bに示されているように、ストレージノードコンタクトを形成するためのハードマスクとして窒化物系の膜を用いる場合、勾配を有する傾斜プロフィールを形成することはできるが、ストレージノードコンタクトホール33の線幅が、該ホール33のSACエッチングの際に画定された線幅より大きくなるため、隣り合うストレージノードコンタクトホール33どうしでブリッジ(図3Bにおいて符合Bで示す)が発生してストレージノードコンタクトホール33の線幅の増大を困難にしてしまうという問題がある。
また、図3Cに示されているように、ストレージノードコンタクトを形成するためのマスクとしてフォトレジストパターンのみを用いる場合、ポリマーが多量に生成されるので勾配を有する傾斜プロフィールを形成することはできるが、ストレージノードコンタクトホール33のパターンが変形してしまうという問題がある。
一方、図3Dに示されているように、非晶質カーボンハードマスク30Aを用いる場合、自己整列コンタクトエッチングの際に非晶質カーボンと酸化膜との間の選択比の増大により、ストレージノードコンタクトホール33の上部の線幅が増大することなく、多量のポリマーを生成するという特性を利用して勾配を有する傾斜プロフィールを形成することができる。したがって、下部に比べて上部の線幅が広いプロフィール(図3Dにおいて符号Cで示す)を有するストレージノードコンタクトホール33を形成するハードマスクとして非晶質カーボンハードマスク30Aを用いることが最も好ましい。
上述のように、本発明によれば、ストレージノードコンタクトホールの上部の線幅を増大させることにより、ストレージノードとストレージノードコンタクトプラグとの間のオーバーラップマージンを増大させることができる。また、ストレージノードコンタクトホールの下部の線幅は、上部の線幅に比べて狭く形成されるため、ストレージノードコンタクトプラグ及びランディングプラグ分離膜の接触マージンも確保され、それによってランディングプラグ分離膜のエッチング損失を防止することができる。
また、上記のような方法によってストレージノードコンタクトプラグを形成するため、従来技術におけるストレージノードコンタクトプラグとストレージノードとの間の接触マージンを増大させるためにポリパッドを形成する工程の省略を可能にし、工程数を減少して工程を単純化することができる。
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来技術の問題を示すTEM写真である。 本発明の実施の形態に係る半導体素子のコンタクトプラグの製造方法を説明するための断面図である。 本発明の実施の形態に係る半導体素子のコンタクトプラグの製造方法を説明するための断面図である。 本発明の実施の形態に係る半導体素子のコンタクトプラグの製造方法を説明するための断面図である。 本発明の実施の形態に係る半導体素子のコンタクトプラグの製造方法を説明するための断面図である。 本発明の実施の形態と比較するためのマイクロ写真である。 本発明の実施の形態と比較するためのマイクロ写真である。 本発明の実施の形態と比較するためのマイクロ写真である。 本発明の実施の形態を説明するためのマイクロ写真である。
符号の説明
21 半導体基板
22 第1の層間絶縁膜(ランディングプラグ分離膜)
23 ランディングプラグ
24 第2の層間絶縁膜
25 ビットラインコンタクト
26 ビットラインタングステン膜
27 ビットラインハードマスク
28 ビットラインスペーサ
29 第3の層間絶縁膜
30 非晶質カーボン膜
30A 非晶質カーボンハードマスク
31 SiON膜(反射防止膜)
32 フォトレジストパターン
33 ストレージノードコンタクトホール
34 ストレージノードコンタクトスペーサ
35 ストレージノードコンタクトプラグ

Claims (11)

  1. ランディングプラグが形成された半導体基板上に絶縁膜を形成するステップと、
    前記絶縁膜の所定領域上に非晶質カーボンハードマスクを形成するステップと、
    前記非晶質カーボンハードマスクをエッチングバリアとして用い、前記絶縁膜をエッチングして前記ランディングプラグを露出させるストレージノードコンタクトホールを形成するステップと、
    前記ストレージノードコンタクトホールに導電物質を埋め込んでストレージノードコンタクトプラグを形成するステップと、
    を含むことを特徴とする半導体素子のコンタクトプラグの製造方法。
  2. 前記絶縁膜のエッチングが、
    1.99〜6.67Pa(15〜50mTorr)の範囲の圧力で、1000〜2000Wの範囲のパワーを印加して行われることを特徴とする請求項1に記載の半導体素子のコンタクトプラグの製造方法。
  3. 前記絶縁膜のエッチングが、
    ,C,C及びCHからなるグループの中から選択されたいずれか1つのガスを用いて行われることを特徴とする請求項2に記載の半導体素子のコンタクトプラグの製造方法。
  4. ,C,C及びCHからなるグループの中から選択されたいずれか1つの前記ガスにAr/O/CO/Nの混合ガスを添加することを特徴とする請求項3に記載の半導体素子のコンタクトプラグの製造方法。
  5. 前記ストレージノードコンタクトホールが、
    下部の線幅に比べて上部の線幅が広い形状を有することを特徴とする請求項1に記載の半導体素子のコンタクトプラグの製造方法。
  6. 前記非晶質カーボンハードマスクを形成する前記ステップが、
    前記絶縁膜上に非晶質カーボン膜を形成するステップと、
    前記非晶質カーボン膜上にフォトレジストパターンを形成するステップと、
    前記フォトレジストパターンをエッチングバリアにして前記非晶質カーボン膜をエッチングするステップと、
    前記フォトレジストパターンを除去するステップと
    を含むことを特徴とする請求項1に記載の半導体素子のコンタクトプラグの製造方法。
  7. 前記非晶質カーボン膜をエッチングする前記ステップが、
    1.33〜26.67Pa(10〜200mTorr)の範囲の圧力で200〜2000Wの範囲のパワーを印加して行われることを特徴とする請求項6に記載の半導体素子のコンタクトプラグの製造方法。
  8. 前記非晶質カーボン膜をエッチングする前記ステップが、
    CF/CHFの混合ガスを含むエッチングガスを用いることを特徴とする請求項7に記載の半導体素子のコンタクトプラグの製造方法。
  9. CF/CHFの混合ガスを含む前記エッチングガスが、
    /N/Arの混合ガスをさらに添加されていることを特徴とする請求項8に記載の半導体素子のコンタクトプラグの製造方法。
  10. 前記非晶質カーボン膜が、
    1000〜2000Åの範囲の厚さに形成されることを特徴とする請求項6に記載の半導体素子のコンタクトプラグの製造方法。
  11. 前記非晶質カーボン膜をエッチングする前記ステップが、
    前記非晶質カーボン膜のエッチングによって露出した前記絶縁膜を500〜1500Åの範囲の厚さだけさらにエッチングするステップをさらに含むことを特徴とする請求項6に記載の半導体素子のコンタクトプラグの製造方法。
JP2007157324A 2006-06-30 2007-06-14 半導体素子のコンタクトプラグの製造方法 Ceased JP2008016837A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060291A KR100780596B1 (ko) 2006-06-30 2006-06-30 반도체 소자의 콘택플러그 제조 방법

Publications (1)

Publication Number Publication Date
JP2008016837A true JP2008016837A (ja) 2008-01-24

Family

ID=38877232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007157324A Ceased JP2008016837A (ja) 2006-06-30 2007-06-14 半導体素子のコンタクトプラグの製造方法

Country Status (3)

Country Link
US (1) US7745331B2 (ja)
JP (1) JP2008016837A (ja)
KR (1) KR100780596B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206394A (ja) * 2008-02-29 2009-09-10 Nippon Zeon Co Ltd 炭素系ハードマスクの形成方法
JP2011142306A (ja) * 2009-11-30 2011-07-21 Soonwoo Cha 相変化メモリのためのキーホールフリー傾斜ヒーター
US9196609B2 (en) 2013-09-18 2015-11-24 Kabushiki Kaisha Toshiba Semiconductor device
CN109326596A (zh) * 2017-08-01 2019-02-12 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
CN112585728A (zh) * 2018-08-22 2021-03-30 东京毅力科创株式会社 处理方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718546B2 (en) * 2007-06-27 2010-05-18 Sandisk 3D Llc Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon
US9117769B2 (en) 2009-08-27 2015-08-25 Tokyo Electron Limited Plasma etching method
JP2011049360A (ja) * 2009-08-27 2011-03-10 Tokyo Electron Ltd プラズマエッチング方法
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
KR101752837B1 (ko) * 2011-02-28 2017-07-03 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
CN103219304A (zh) * 2013-04-19 2013-07-24 昆山西钛微电子科技有限公司 半导体晶圆级封装结构及其制备方法
CN105336667B (zh) * 2014-06-20 2018-10-23 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188332A (ja) * 1998-12-22 2000-07-04 Seiko Epson Corp 半導体装置及びその製造方法
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Cr膜とのコンタクトの形成方法
JP2002076306A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005012074A (ja) * 2003-06-20 2005-01-13 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
WO2005034216A1 (en) * 2003-09-12 2005-04-14 Micron Technology, Inc. Masking structure including an amorphous carbon layer
JP2005229052A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 半導体装置の製造方法
JP2006093533A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419746B1 (ko) * 2002-01-09 2004-02-25 주식회사 하이닉스반도체 반도체소자의 다층 금속배선 형성방법
KR20050116314A (ko) * 2004-06-07 2005-12-12 주식회사 하이닉스반도체 반도체소자의 깊은 콘택홀 형성 방법
KR100672780B1 (ko) * 2004-06-18 2007-01-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20060008556A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 반도체 장치의 콘택홀 형성방법 및 이를 이용한 반도체장치의 커패시터 형성방법
KR20060072383A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 소자의 컨택 플러그 형성방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188332A (ja) * 1998-12-22 2000-07-04 Seiko Epson Corp 半導体装置及びその製造方法
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Cr膜とのコンタクトの形成方法
JP2002076306A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005012074A (ja) * 2003-06-20 2005-01-13 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
WO2005034216A1 (en) * 2003-09-12 2005-04-14 Micron Technology, Inc. Masking structure including an amorphous carbon layer
JP2007505498A (ja) * 2003-09-12 2007-03-08 マイクロン・テクノロジー・インコーポレーテッド 無定形炭素層を含むマスキング構造
JP2005229052A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 半導体装置の製造方法
JP2006093533A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206394A (ja) * 2008-02-29 2009-09-10 Nippon Zeon Co Ltd 炭素系ハードマスクの形成方法
JP2011142306A (ja) * 2009-11-30 2011-07-21 Soonwoo Cha 相変化メモリのためのキーホールフリー傾斜ヒーター
US9196609B2 (en) 2013-09-18 2015-11-24 Kabushiki Kaisha Toshiba Semiconductor device
CN109326596A (zh) * 2017-08-01 2019-02-12 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
CN109326596B (zh) * 2017-08-01 2022-05-03 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
CN112585728A (zh) * 2018-08-22 2021-03-30 东京毅力科创株式会社 处理方法
KR20210044790A (ko) 2018-08-22 2021-04-23 도쿄엘렉트론가부시키가이샤 처리 방법
US11728176B2 (en) 2018-08-22 2023-08-15 Tokyo Electron Limited Treatment method
KR102611298B1 (ko) 2018-08-22 2023-12-06 도쿄엘렉트론가부시키가이샤 처리 방법
CN112585728B (zh) * 2018-08-22 2024-05-17 东京毅力科创株式会社 处理方法

Also Published As

Publication number Publication date
KR100780596B1 (ko) 2007-11-29
US7745331B2 (en) 2010-06-29
US20080003798A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP2008016837A (ja) 半導体素子のコンタクトプラグの製造方法
TWI310965B (en) Method for forming storage node contact plug in semiconductor device
JP5062969B2 (ja) 半導体素子のランディングプラグコンタクト形成方法
JP2005026659A (ja) フラッシュ素子のビットライン形成方法
JP2005005669A (ja) 半導体素子の製造方法
KR101087880B1 (ko) 반도체 소자의 제조방법
CN101211820B (zh) 用于制造半导体器件的方法
TW200418106A (en) Method for fabricating semiconductor device
US20070161183A1 (en) Method for fabricating semiconductor device
KR20090096874A (ko) 반도체 소자의 제조방법
JP4498568B2 (ja) 自己整列コンタクトをもつ半導体素子の製造方法
JP2005191567A (ja) 半導体素子のコンタクト形成方法
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
US20080057694A1 (en) Method for manufacturing semiconductor device
JP2009021489A (ja) 半導体装置およびその製造方法
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
JP2008053705A (ja) メモリ構造の製造方法
KR100609036B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100973130B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20010003047A (ko) 반도체 소자의 제조방법
KR100875659B1 (ko) 반도체 소자의 콘택 형성방법
KR100673883B1 (ko) 반도체소자의 콘택 플러그 형성방법
KR20080060598A (ko) 반도체 소자의 비트 라인 형성방법
KR20070055880A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130730