KR20050059822A - 도전플러그용 콘택 형성방법 - Google Patents

도전플러그용 콘택 형성방법 Download PDF

Info

Publication number
KR20050059822A
KR20050059822A KR1020030091538A KR20030091538A KR20050059822A KR 20050059822 A KR20050059822 A KR 20050059822A KR 1020030091538 A KR1020030091538 A KR 1020030091538A KR 20030091538 A KR20030091538 A KR 20030091538A KR 20050059822 A KR20050059822 A KR 20050059822A
Authority
KR
South Korea
Prior art keywords
forming
oxide film
substrate
conductive plug
contact
Prior art date
Application number
KR1020030091538A
Other languages
English (en)
Inventor
임성수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030091538A priority Critical patent/KR20050059822A/ko
Publication of KR20050059822A publication Critical patent/KR20050059822A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 도전플러그용 콘택 형성방법에 관해 개시한 것으로서, 셀영역과 페리영역이 정의된 반도체기판을 제공하는 단계와, 기판 위에 각각의 워드라인을 형성하는 단계와, 워드라인을 포함한 기판 전면에 버퍼산화막, 제 1실리콘 질화막 및 실리콘 산화막의 3중 적층 구조의 스페이서를 형성하는 단계와, 스페이서를 포함한 기판 전면에 상기 셀영역은 노출시키고 상기 페리영역을 덮는 감광막 패턴을 형성하는 단계와, 감광막패턴을 마스크로 하고 상기 기판 전면에 CH3COOH 및 HF 가스를 공급하여 셀영역의 실리콘 산화막을 제거하는 단계와, 감광막 패턴을 제거하는 단계와, 결과물 전면에 갭필산화막을 형성하는 단계와, 상기 셀영역의 갭필산화막의 일부를 선택식각하여 상기 워드라인 사이의 기판을 노출시키는 도전플러그용 콘택을 형성하는 단계를 포함한다.

Description

도전플러그용 콘택 형성방법{METHOD FOR FORMING CONDUCTIVE PLUG CONTACT}
본 발명은 반도체 소자의 형성방법에 관한 것으로, 보다 구체적으로는 수 있는 도전플러그용 콘택 식각 시에 발생되는 보이드(void)성 결함을 억제할 수 있는 도전플러그용 콘택 형성방법에 관한 것이다.
최근 디램소자의 워드라인 형성 공정에 있어서, 소자의 특성을 개선하기 위해 워드라인을 식각한 후, 상기 워드라인의 측벽에 형성되는 스페이서로서 버퍼산화막 및 실리콘 질화막의 2중 적층 구조를 이용한다. 이때, 상기 실리콘질화막은 90Å 두께로 형성하며, 상기 버퍼산화막으로는 CVD 방식에 의해 SiO2막을 이용한다.
여기서, 이후의 도전플러그 형성용 콘택 형성 시, 워드라인의 스페이서의 외곽에는 우수한 스텝 커버리지(step coverage) 및 금속 간의 우수한 절연특성을 만족하여야 하기 때문에 실리콘 산화막에 비해 스텝 커버리지와 절연 특성이 우수한 실리콘 질화막이 사용된다. 또한, 상기 실리콘 질화막은, 이후의 이온 주입공정 시, 이온 주입공정에 대한 베리어로서 사용되어 정션 및 트랜지스터의 특성을 개선함과 동시에 후속 식각공정에 의한 식각 베리어로서의 역할을 하므로, 게이트와 비트라인의 셀프어라인 콘택 페일 방지, 워드라인과 캐패시터의 셀프어라인 콘택 페일을 방지한다. 따라서, 상술한 바와 같이, 상기 실리콘질화막은 반도체소자의 특성을 개선하여 반도체소자의 수율 및 안정성을 증가시킨다.
그러나, 셀지역에서는 워드라인과 워드라인 간의 스페이서 CD(Critical Dimension)가 10㎚ 이하로 좁아지며, 이 상태에서 플러그 콘택을 위한 식각 공정을 진행하게 되면 질화막 스페이서가 식각되고 채널형성영역의 기판 부분이 노출되어 트랜지스터의 특성이 저하된다.
따라서, 이러한 문제점을 해결하고자, 워드라인 형성 후 버퍼산화막, 실리콘 질화막 및 실리콘 산화막을 차례로 증착한 후 셀영역의 실리콘산화막만을 습식 식각한 후 다시 실리콘 질화막을 300Å두께로 증착한 후, 플러그 콘택 식각을 실시함으로서, 워드라인과 비트라인의 셀프어라인 콘택 페일을 방지하고, 워드라인과 캐패시터의 셀프어라인 콘택 페일을 방지하는 방법이 제안되었다.
그런데, 상기 습식 식각공정에서, 셀영역의 실리콘산화막을 대략 600∼800Å 두께로 식각해야 하므로, 보통 산화막 식각비가 빠른 9:1 BOE(Buffer Oxide Etchant) 또는 20:1 BOE를 사용하게 된다. 그런데, 이러한 경우 하부의 실리콘 기판과 버퍼산화막과 실리콘 질화막의 계면에서 발생할 수 있는 막질 간의 스트레스에 의해 질화막 스페이서에 마이크로 크랙 및 리프팅이 발생하게 되며, 이러한 경로를 통해 BOE 습식액이 하부의 버퍼산화막까지도 식각하게 된다. 이로 인해 이전공정인 이온주입 및 게이트 식각, 습식 식각 등에 의해 어택받은 실리콘기판까지 식각액에 의해 손실되어, 도 1에 도시된 바와 같이, 실리콘 기판에 보이드가 발생된다.
실리콘기판은 고에너지 이온주입에 의한 실리콘격자 데미지 및 표면 채널 형성 시의 과도한 도판트의 실리콘 표면 분포 등에 의한 실리콘격자 데미지후, 워드라인 식각의 식각 데미지 중첩, 워드라인 식각 후 습식액에 의한 어택 등에 의해 국부적으로 실리콘기판이 취약해진다. 이러한 경우, 후속 플러그 폴리 콘택 형성 및 플로그 폴리 증착 시 노출된 다결정실리콘막이 기존에 형성된 보이드 내로 증착되어 워드라인과 정션, 웰, 비트라인의 쇼트(short)를 유발하게 된다. 상기의 쇼트에 의해 소자에 있어서 치명적인 정션 누설전류가 증가하고 로우(low)와 컬럼(column) 페일을 유발하여 소자특성을 열화시키고 수율을 저하시키게 되는 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 스페이서로서 버퍼산화막, 질화막 스페이서 및 산화막 스페이서의 3중 적층 구조를 가진 워드라인을 형성하는 데 있어서, 계면에서 막간의 스트레스로 인해 질화막 스페이서에 마이크로 크랙 및 리프팅을 억제하여 기판에서의 보이드 발생을 방지할 수 있는 도전플러그용 콘택 형성방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 도전플러그용 콘택 형성방법은 셀영역과 페리영역이 정의된 반도체기판을 제공하는 단계와, 기판 위에 각각의 워드라인을 형성하는 단계와, 워드라인을 포함한 기판 전면에 버퍼산화막, 제 1실리콘 질화막 및 실리콘 산화막의 3중 적층 구조의 스페이서를 형성하는 단계와, 스페이서를 포함한 기판 전면에 상기 셀영역은 노출시키고 상기 페리영역을 덮는 감광막 패턴을 형성하는 단계와, 감광막패턴을 마스크로 하고 상기 기판 전면에 CH3COOH 및 HF 가스를 공급하여 셀영역의 실리콘 산화막을 제거하는 단계와, 감광막 패턴을 제거하는 단계와, 결과물 전면에 갭필산화막을 형성하는 단계와, 셀영역의 갭필산화막 일부를 선택식각하여 상기 워드라인 사이의 기판을 노출시키는 도전플러그용 콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 셀영역의 실리콘 산화막 제거 공정은 식각챔버 내부의 온도를 60∼80℃로 유지하고, 압력을 100 ∼300Torr로 유지하고 적외선을 조사하는 것이 바람직하다.
상기 CH3COOH는 핫(hot) N2 버블링(bubbling)을 이용하여 증기화시킨 후, 상기 식각 챔버 내부로 100∼200sccm을 유입시키고, 상기 HF는 50∼100sccm을 유입시키는 것이 바람직하다.
상기 감광막 패턴을 제거하는 공정은 자외선을 조사한 상태에서 산소를 흘려주어 생성된 오존을 이용하는 것이 바람직하다.
(실시예)
도 2a 내지 도 2d는 본 발명에 따른 도전플러그용 콘택 형성방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 도전플러그용 콘택 형성방법은, 도 2a에 도시된 바와 같이, 먼저 셀영역과 페리영역이 구비된 반도체기판(1)을 제공한다. 이어, 상기 기판(1) 전면에 각각의 워드라인(G)을 형성한다. 이때, 상기 워드라인(G)은 폴리실리콘층, 텅스텐 실리사이드층 및 하드마스크인 제 1실리콘 질화막의 3중 적층 구조를 가진다.
이어, 상기 워드라인(G)을 포함한 기판 전면에 버퍼산화막(3), 제 2실리콘 질화막(5) 및 실리콘 산화막(7)을 차례로 형성하여 워드라인(G)을 덮는 3중 스페이서를 형성한다.
그런 다음, 도 2b에 도시된 바와 같이, 상기 결과물 위에 감광막을 도포하고 노광 및 현상하여 셀영역은 노출시키고 페리영역은 덮는 감광막 패턴(20)을 형성한다. 이 후, 상기 감광막 패턴(20)을 포함한 기판을 챔버(30) 내로 로딩(loading)시킨다. 이때, 상기 챔버 내부는 60∼80℃ 온도 및 100 ∼300Torr압력을 유지하고 적외선을 조사한 상태에서 CH3COOH 및 HF의 혼합가스를 유입된다. 또한, 상기 CH3COOH는 핫(hot) N2 버블링(bubbling)을 이용하여 증기화된 후, 식각 챔버 내부로 100∼200sccm의 유량으로 유입되고, 이와 동시에 상기 HF는 50∼100sccm의 유량으로 유입된다.
한편, 상기 식각챔버 내부에서의 반응을 알아보면, 상기 감광막패턴(20)을 마스크로 하고 상기 기판 전면에 공급되는 CH3COOH 및 HF의 혼합가스는 상기 셀영역의 실리콘 산화막과 반응하여 이를 제거한다.
상기 CH3COOH 및 HF의 혼합가스와 실리콘산화막 간의 반응은 하기 (Ⅰ)식과 같다. 20∼9:1BOE 등의 습식액에서 상대적으로 식각비가 낮고 측면 식각이 작은 HF가스를 사용하여 실리콘산화막을 식각할 경우, 하부의 실리콘기판, 버퍼산화막, 제 2실리콘 질화막 및 실리콘산화막의 계면에서 발생할 수 있는 막간의 스트레스(stress)에 의해 질화막 스페이서에 마이크로 크랙 및 리프팅을 억제할 수 있다.
4HF + CH3COOH + SiO2 →SiF4 + 2H2O + CH3COOH ‥‥‥‥‥‥(Ⅰ)
이어, 도 2c에 도시된 바와 같이, 상기 셀영역의 실리콘 산화막이 제거된 기판을 식각챔버로부터 언로딩(unloading)시킨 다음, 감광막 패턴 제거 공정을 진행한다. 이때, 상기 감광막 패턴 제거 공정은, 감광막 패턴을 포함한 기판에 램프를 이용하여 자외선을 조사하는 상태에서, 산소(O2)를 흘려줌으로서, 여기서 생성된 O3가스에 의해 감광막 패턴이 제거된다.
그런 다음, 상기 감광막 패턴의 제거 공정이 완료된 기판 위에 제 3실리콘 질화막(미도시)을 증착하여 셀영역의 제 2실리콘 질화막의 두께를 높일 수도 있다.
이 후, 도 2d에 도시된 바와 같이, 상기 결과물 전면에 갭필용 산화막(10)을 형성한 후, 상기 셀영역의 갭필용 산화막 일부를 선택적으로 식각하여 워드라인(G)들 사이의 기판을 노출시키는 도전플러그용 콘택(11)을 형성한다.
이상에서와 같이, 본 발명은 게이트의 실리콘산화막 스페이서를 제거하는 데 있어서, 기존의 20∼9:1BOE 등의 습식액에 비해 상대적으로 식각비가 낮고 측면식각율이 작은 HF가스를 사용함으로써, 기판/버퍼산화막/실리콘질화막 간의 계면에서 발생될 수 있는 스트레스로 인한 마이크로크랙 및 리프팅현상을 억제하고, 뿐만 아니라 기판에서의 보이드 발생을 억제하여서 소자특성을 개선하고 동시에 수율을 증대시킨다.
또한, 본 발명은 기존의 습식액 사용에 따른 실리콘질화막과 버퍼산화막에 대한 손상을 최소화하여 기판으로의 습식액 침투를 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래 기술에 따른 문제점을 설명하기 위한 도면.
도 2a 내지 도 2d는 본 발명에 따른 도전플러그용 콘택 형성방법을 설명하기 위한 공정단면도.

Claims (4)

  1. 셀영역과 페리영역이 정의된 반도체기판을 제공하는 단계와,
    상기 기판 위에 각각의 워드라인을 형성하는 단계와,
    상기 워드라인을 포함한 기판 전면에 버퍼산화막, 제 1실리콘 질화막 및 실리콘 산화막의 3중 적층 구조의 스페이서를 형성하는 단계와,
    상기 스페이서를 포함한 기판 전면에 상기 셀영역은 노출시키고 상기 페리영역을 덮는 감광막 패턴을 형성하는 단계와,
    상기 감광막패턴을 마스크로 하고 상기 기판 전면에 CH3CO0H 및 HF 가스를 공급하여 상기 셀영역의 실리콘 산화막을 제거하는 단계와,
    상기 감광막 패턴을 제거하는 단계와,
    상기 결과물 전면에 갭필산화막을 형성하는 단계와,
    상기 셀영역의 갭필산화막 일부를 선택식각하여 상기 워드라인 사이의 기판을 노출시키는 도전플러그용 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 도전플러그용 콘택 형성방법.
  2. 제 1항에 있어서, 상기 셀영역의 실리콘 산화막 제거 공정은 식각챔버 내부의 온도를 60∼80℃로, 압력을 100 ∼300Torr로 유지하면서 적외선을 조사하는 것을 특징으로 하는 도전플러그용 콘택 형성방법.
  3. 제 1항에 있어서, 상기 CH3COOH는 핫(hot) N2 버블링(bubbling)을 이용하여 증기화시켜 100∼200sccm의 유량으로 식각챔버 내로 유입시키고, 동시에 상기 HF는 50∼100sccm유량으로 식각챔버 내로 유입시키는 것을 특징으로 하는 도전플러그용 콘택 형성방법.
  4. 제 1항에 있어서, 상기 감광막 패턴을 제거하는 공정은 자외선을 조사한 상태에서 산소를 흘려주어 생성된 오존을 이용하여 진행하는 것을 특징으로 하는 도전플러그용 콘택 형성방법.
KR1020030091538A 2003-12-15 2003-12-15 도전플러그용 콘택 형성방법 KR20050059822A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030091538A KR20050059822A (ko) 2003-12-15 2003-12-15 도전플러그용 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091538A KR20050059822A (ko) 2003-12-15 2003-12-15 도전플러그용 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20050059822A true KR20050059822A (ko) 2005-06-21

Family

ID=37252684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091538A KR20050059822A (ko) 2003-12-15 2003-12-15 도전플러그용 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20050059822A (ko)

Similar Documents

Publication Publication Date Title
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
JP2007110112A (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2008305974A (ja) 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法
KR100672823B1 (ko) 반도체 장치에서 배선의 형성 방법
US7365000B2 (en) Method for fabricating semiconductor device
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
JP3780362B2 (ja) 半導体素子の製造方法
KR20000013397A (ko) 트렌치 격리 형성 방법
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
US7678651B2 (en) Method for fabricating semiconductor device
KR20040075565A (ko) 반도체 장치의 패턴 형성 방법 및 이를 이용한 반도체장치의 제조방법
TWI287258B (en) Method for fabricating semiconductor device
KR101037690B1 (ko) 반도체소자의 제조방법
KR20050059822A (ko) 도전플러그용 콘택 형성방법
KR100919676B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100321693B1 (ko) 티타늄실리사이드를이용한반도체소자의게이트전극및비트라인형성방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100518236B1 (ko) 반도체소자의 게이트산화막 형성방법
KR100670686B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100524812B1 (ko) 불화아르곤 전사법을 이용한 비트라인 형성 방법
KR20030032650A (ko) 다층의 나이트라이드 스페이서를 가진 반도체소자 제조방법
KR100849773B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination