KR100471408B1 - 반도체 소자의 금속선 패터닝 방법 - Google Patents

반도체 소자의 금속선 패터닝 방법 Download PDF

Info

Publication number
KR100471408B1
KR100471408B1 KR10-2003-0043105A KR20030043105A KR100471408B1 KR 100471408 B1 KR100471408 B1 KR 100471408B1 KR 20030043105 A KR20030043105 A KR 20030043105A KR 100471408 B1 KR100471408 B1 KR 100471408B1
Authority
KR
South Korea
Prior art keywords
film
metal
forming
patterning
semiconductor device
Prior art date
Application number
KR10-2003-0043105A
Other languages
English (en)
Other versions
KR20050002059A (ko
Inventor
임관용
조흥재
이정호
장세억
김용수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0043105A priority Critical patent/KR100471408B1/ko
Priority to US10/732,528 priority patent/US20040266204A1/en
Publication of KR20050002059A publication Critical patent/KR20050002059A/ko
Application granted granted Critical
Publication of KR100471408B1 publication Critical patent/KR100471408B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]

Abstract

본 발명은 금속막을 이용하는 게이트전극, 비트라인 또는 금속배선 등의 패터닝시 금속막의 이상산화를 방지하면서 반사방지막을 이용한 리소그래피 공정을 용이하게 실시할 수 있는 반도체 소자의 금속선 패터닝 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 금속선을 패터닝하기 위해 도입된 반사방지막[SiOxNy(x=0∼2, y=0∼1), SiOxFy(x=0∼2, y=0∼1), HfO2, ZrO2, Ta 2O5, Al2O3, La2O3, Y2O 3 및 CeO2로 이루어진 그룹중에서 선택된 하나)을 400℃ 이상의 온도에서 증착하는 화학기상증착법(CVD)에 비해 상대적으로 저온(70℃∼350℃)에서 증착가능한 원자층증착법을 이용하여 형성하므로써 금속선용 금속막의 이상산화를 방지할 수 있다.

Description

반도체 소자의 금속선 패터닝 방법{METHOD FOR PATTERNING A METAL WIRE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반사방지막(Anti Reflective Coating; ARC)을 이용한 반도체 소자의 금속선 패터닝 방법에 관한 것이다.
일반적으로, 반도체 소자 제조 공정시 리소그래피 공정은 포토레지스트(Photoresit)를 이용한다. 그러나, 100nm 이하 선폭의 금속선(metal wire), 예컨대, 금속막을 이용하는 게이트전극, 비트라인, 금속배선을 패터닝하기 위한 리소그래피 공정에 있어서, 패터닝하고자 하는 선폭의 크기에 비해 광원의 파장이 오히려 더 길거나 비슷하기 때문에 실제 패터닝에 있어서 포토레지스트로 입하되는 광원과 입사된 후 하부 물질에 의해 반사되는 광원이 서로 간섭을 일으켜 미세 패터닝이 매우 어려운 문제가 있다.
이러한 문제를 해결하기 위해 도입된 기술이 반사방지막(Anti Reflective Coating; ARC)이다. 예컨대, 반사방지막(ARC)을 패터닝하고자 하는 하부 물질의 상부에 증착시킨 후 포토레지스트를 도포하고 나서 리소그래피 공정을 진행하면 미세 패터닝이 가능하다. 한편, 이러한 반사방지막을 하부반사방지막(Bottom ARC; BARC)이라고도 하며, 반사방지막 물질로는 유기질(Organic) 또는 SiO2 또는 SiON(이하 'SiOxNy막'이라고 약칭함) 등의 무기질(Inorganic)이 일반적으로 사용된다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 금속선 패터닝 방법을 도시한 공정 단면도로서, 게이트전극의 패터닝 방법을 도시하고 있다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 게이트절연막(12)을 증착한 후, 게이트절연막(12) 상에 폴리실리콘막(13), 확산배리어막(14) 및 텅스텐막(15)을 순차 적층한다.
다음으로, 텅스텐막(15) 상에 하드마스크 질화막(16)을 증착하고, 하드마스크 질화막(16) 상에 하드마스크 텅스텐막(17)을 형성한다.
다음으로, 하드마스크 텅스텐막(17) 상에 반사방지막으로 SiOxNy막(18)을 화학기상증착법(CVD)으로 형성한다. 이하, CVD-SiOxNy 반사방지막(18)이라고 약칭한다. 이어서, CVD-SiOxNy 반사방지막(18) 상에 포토레지스트(19)를 도포한다.
이어서, 포토레지스트(19)를 노광 및 현상으로 패터닝한 후, 패터닝된 포토레지스트(19)를 식각마스크로 CVD-SiOxNy 반사방지막(18), 하드마스크 텅스텐막(17), 하드마스크 질화막(16)을 순차적으로 패터닝한다.
도 1b에 도시된 바와 같이, 포토레지스트(19)과 CVD-SiOxNy 반사방지막(18)을 스트립한다. 이때, 산소 플라즈마(O2 plasma)를 이용하여 포토레지스트(19)와 CVD-SiOxNy 반사방지막(18)을 스트립한다.
도 1c에 도시된 바와 같이, 패터닝된 하드마스크 텅스텐막(17)과 하드마스크 질화막(16)의 이중 하드마스크를 식각마스크로 텅스텐막(15)과 확산배리어막(14)을 식각한다. 이때, 확산배리어막(14)을 완전히 식각하기 위한 과도식각이 수반되므로, 식각마스크로 사용한 하드마스크 텅스텐막(17)이 대부분 소모되고, 이에 따라 하드마스크 질화막(16)의 일부가 소모되면서 폴리실리콘막(13) 표면 일부가 식각될 수 있다.
도 1d에 도시된 바와 같이, 하드마스크 질화막(16)을 식각마스크로 폴리실리콘막(13)을 식각하여 게이트전극 패터닝 공정을 완료한다.
그러나, 종래 기술은 반사방지막으로 SiOxNy막을 고온의 산화분위기에서 진행되는 화학기상증착법을 이용하여 증착하므로 텅스텐막(W)과 같은 금속막에는 적용하기가 불가능하다. 즉, 화학기상증착법(CVD)으로 텅스텐막 상부에 SiOxNy막을 증착하는 경우, 그 증착 온도가 400℃ 이상의 고온 산화분위기이기 때문에 텅스텐막의 이상산화(Abnormal oxidation)가 발생한다. 통상적으로, 텅스텐막은 350℃ 이상에서 산소가 포함된 기체를 만날 경우 이상 산화가 발생하는 것으로 알려져 있고, 이상 산화가 발생하면 텅스텐막내 텅스텐의 양이 줄어들어 결과적으로 금속선의 저항을 높이는 문제를 초래할뿐만 아니라, 텅스텐 표면에 거친 텅스텐산화막이 형성되어 균일한 패터닝 공정이 어려워지는 문제가 발생한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 금속선의 이상산화를 방지하면서 반사방지막을 이용한 리소그래피 공정을 용이하게 실시할 수 있는 반도체 소자의 금속선 패터닝 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 금속선 패터닝 방법은 반도체 기판 상부에 금속막을 형성하는 단계, 상기 금속막 상에 원자층증착법을 이용하여 반사방지막을 형성하는 단계, 상기 반사방지막 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 패터닝하는 단계, 및 상기 패터닝된 반사방지막을 식각마스크로 상기 금속막을 식각하여 금속선을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 반사방지막을 형성하는 단계는, 70℃∼350℃의 온도에서 이루어지는 것을 특징으로 하며, 상기 반사방지막을 형성하는 단계는, 상기 반사방지막의 치밀화 및 상기 반사방지막내 불순물을 제거하기 위한 후속 어닐링 단계를 더 포함하며, 후속 어닐링 단계는, N2, H2 또는 N2,와 H2의 혼합기체 분위기에서 10초∼30분간 400℃∼1000℃의 온도로 이루어지는 것을 특징으로 한다.
그리고, 본 발명의 반도체 소자의 게이트전극 패터닝 방법은 반도체 기판 상에 게이트절연막을 형성하는 단계, 상기 게이트절연막 상에 적어도 금속막으로 이루어진 게이트막을 형성하는 단계, 상기 게이트막 상에 적어도 금속막으로 이루어진 하드마스크를 형성하는 단계, 상기 하드마스크 상에 원자층증착법을 이용하여 반사방지막을 형성하는 단계, 상기 반사방지막 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막과 상기 하드마스크를 패터닝하는 단계, 및 상기 패터닝된 반사방지막과 하드마스크를 식각마스크로 상기 게이트막을 식각하여 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 본 발명은 금속선의 패터닝을 위한 포토마스크 공정에서 저온 증착이 가능한 원자층증착법(Atomic Layer Deposition; ALD)을 이용하여 금속선 상에 얇은 반사방지막을 증착한 후, 포토마스크 공정을 진행하므로써 정확하고 균일한 패터닝이 가능하도록 하는 방법을 제안한다.
즉, 종래 기술이 고온 산화분위기의 열공정을 수반하는 화학기상증착법을 이용하여 반사방지막을 증착했던 것에 비해 본 발명은 반사방지막을 화학기상증착법에 비해 상대적으로 저온에서 공정이 진행되는 원자층증착법(ALD)을 이용하여 형성하므로써, 반사방지막 증착시 금속선의 이상산화를 방지한다.
일반적으로 원자층 증착법(ALD)은 먼저 소스가스를 공급하여 기판 표면에 한 층의 소스를 화학적으로 흡착(Chemical Adsorption)시키고 여분의 물리적 흡착된 소스들은 퍼지가스를 흘려보내어 퍼지시킨 다음, 한 층의 소스에 반응가스를 공급하여 한 층의 소스와 반응가스를 화학반응시켜 원하는 원자층 박막을 증착하고 여분의 반응가스는 퍼지가스를 흘려보내 퍼지시키는 과정을 한 주기로 하여 박막을 증착한다. 상술한 바와 같이 원자층 증착방법은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다. 또한, 소스가스와 반응가스를 서로 분리시켜 순차적으로 주입 및 퍼지시키기 때문에 화학적기상증착법(CVD)에 비해 가스 위상 반응(Gas Phase Reaction)에 의한 파티클(Particle) 생성을 억제하는 것으로 알려져 있다.
도 2는 본 발명에 따른 금속선의 패터닝 방법의 개념도이다.
도 2에 도시된 바와 같이, 본 발명의 금속선의 패터닝 방법은 크게, 금속선용 금속막 증착 공정(S1), ALD-SiOxNy(x=0∼2, y=0∼1) 반사방지막 증착 공정(S2), 포토레지스트 도포 공정(S3), 노광 및 현상 공정(S4), ALD-SiOxNy 반사방지막과 금속막 패터닝 공정(S5), ALD-SiOxNy 반사방지막과 포토레지스트 스트립 공정(S6)으로 이루어진다.
여기서, ALD-SiOxNy 반사방지막 증착 공정(S2)은 금속선용 금속막 증착후에 SiOxNy 반사방지막을 원자층증착법(ALD)으로 증착하는 공정으로서, 금속선용 금속막의 이상 산화를 방지하기 위해 70℃∼350℃의 증착온도에서 ALD-SiOxNy 반사방지막을 증착한다. 이때, 70℃∼350℃의 증착온도는 종래 화학기상증착법의 400℃ 이상의 증착온도보다 현저히 낮은 온도이다.
결국, 원자층증착법으로도 요구되는 SiOxNy 반사방지막의 막특성을 확보할 수 있고, 이로써 금속선용 금속막의 이상산화를 방지하면서 저온(70℃∼350℃)에서 SiOxNy 반사방지막을 증착할 수 있다.
전술한 바와 같은 ALD-SiOxNy 반사방지막의 증착시, 실리콘 소스가스는 SiCl6, SiCl4, SiCl2H2, SiH4, SiF4 및 SiF6로 이루어진 그룹중에서 선택되고, 산소 소스 가스는 O2, O3, H2O, D2O(D는 Deuterium, 중수소), NO 및 N2O로 이루어진 그룹중에서 선택된다. 그리고, 질소 소스 가스는 N2, NH3, NO, N2O 및 NF 3로 이루어진 그룹중에서 선택된다. 각 소스가스는 RF 플라즈마(Radio Frequency plasma) 또는 마이크로웨이브플라즈마(Microwave plasma)로 활성화시켜 공급하고, 최종 증착 두께는 하부층의 두께에 따라 다르지만 바람직하게 10Å∼2000Å 범위이다.
한편, ALD-SiOxNy 반사방지막이 저온에서 증착됨에 따라 치밀도가 낮고, 실리콘 소스가스로 Cl이나 F가 함유된 가스를 이용하기 때문에 증착후에 막내 Cl이나 F와 같은 불순물이 잔류하여 막특성을 저하시킬 수 있다. 따라서, 치밀도 증가 및 막내 잔류하는 불순물 제거를 위해 N2, H2 또는 N2,와 H2의 혼합기체 분위기에서 10초∼30분간 400℃∼1000℃의 온도로 후속 어닐링 공정을 진행한다. 이때, 후속 어닐링 공정 온도가 400℃∼1000℃의 온도로 매우 높지만 미리 ALD-SiOxNy 반사방지막이 형성된 상태이므로 금속선용 금속막에 가해지는 써멀 버짓이 억제되고, 또한 어닐링 분위기가 N2 또는 H2이므로 금속선용 금속막이 이상 산화되지 않는다.
도 3a 내지 도 3d는 도 2에 따른 본 발명을 적용한 게이트전극의 패터닝 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(21) 상에 게이트절연막(22)을 증착한 후, 게이트절연막(22) 상에 폴리실리콘막(23), 확산배리어막(24) 및 텅스텐막(25)을 순차 적층한다. 이어서, 텅스텐막(25) 상에 하드마스크 질화막(26)을 증착하고, 하드마스크 질화막(26) 상에 하드마스크 텅스텐막(27)을 형성한다. 이때, 게이트절연막(22)은 반도체 기판(21)을 열산화시킨 실리콘산화막(SiO2)이고, 폴리실리콘막(23)외에 폴리실리콘게르마늄막(PolySi1-xGex, x=0.01∼0.99)을 이용할 수도 있다. 그리고, 확산배리어막(24)은 폴리실리콘막(23)과 텅스텐막(25)간 상호확산을 방지하는 막으로 10Å∼300Å 두께의 텅스텐질화막(WNx, x=0.1∼2.0) 또는 5Å∼20Å 두께의 실리콘질화막(SiNx, x=0.1∼2.0)을 이용하며, TiAlxNy , HfNx, ZrNx, TaNx, TaSixNt, TiNx 또는 AlNx을 이용할 수도 있다. 여기서, x, y는 각각 0.1∼4.0이다. 그리고, 하드마스크 질화막(26)은 실리콘질화막(Si3N4)이고, 텅스텐막(25)과 하드마스크 텅스텐막(27)외에도 Mo, Ta, Ti, Ru, Ir 또는 Pt를 이용할 수도 있다.
다음으로, 하드마스크 텅스텐막(27) 상에 ALD-SiOxNy(x=0∼2, y=0∼1) 반사방지막(28)을 10Å∼2000Å 두께로 증착한다. ALD-SiOxNy 반사방지막(28)의 증착방법은 도 2의 설명을 참조하기로 한다. 따라서, SiOxNy 반사방지막을 원자층증착법으로 증착하면, 그 증착 온도가 70℃∼350℃로 화학기상증착법의 400℃ 보다도 현저히 낮기 때문에 하드마스크 텅스텐막(27)의 이상 산화없이 하드마스크 텅스텐막(27) 표면에 직접 SiOxNy 반사방지막을 증착할 수 있다.
다음으로, ALD-SiOxNy 반사방지막(28)이 저온에서 증착됨에 따라 치밀도가 낮고, 실리콘 소스가스로 Cl이나 F가 함유된 가스를 이용하기 때문에 증착후에 막내 Cl이나 F와 같은 불순물이 잔류하여 막특성을 저하시킬 수 있다. 따라서, 치밀도 증가 및 막내 잔류하는 불순물 제거를 위해 N2, H2 또는 N2,와 H 2의 혼합기체 분위기에서 10초∼30분간 400℃∼1000℃의 온도로 후속 어닐링 공정을 진행한다.
이어서, ALD-SiOxNy 반사방지막(28) 상에 포토레지스트를 도포하고, 포토레지스트(29)를 노광 및 현상으로 패터닝한 후, 패터닝된 포토레지스트(29)를 식각마스크로 ALD-SiOxNy 반사방지막(28), 하드마스크 텅스텐막(27), 하드마스크 질화막(26)을 순차적으로 패터닝한다.
도 3b에 도시된 바와 같이, 포토레지스트(29)과 ALD-SiOxNy 반사방지막(28)을 스트립한다. 이때, 산소 플라즈마(O2 plasma)를 이용하여 포토레지스트(29)와 ALD-SiOxNy 반사방지막(28)을 스트립한다.
도 3c에 도시된 바와 같이, 패터닝된 하드마스크 텅스텐막(27)과 하드마스크 질화막(26)의 이중 하드마스크를 식각마스크로 텅스텐막(25)과 확산배리어막(24)을 식각한다. 이때, 확산배리어막(24)까지 식각하기 위한 과도식각이 수반되므로, 식각마스크로 사용한 하드마스크 텅스텐막(27)이 대부분 소모되고, 이에 따라 하드마스크 질화막(26)의 일부가 소모되면서 폴리실리콘막(23) 표면 일부가 식각될 수 있다.
도 3d에 도시된 바와 같이, 하드마스크 질화막(26)을 식각마스크로 폴리실리콘막(23)을 식각하여 게이트전극 패터닝 공정을 완료한다.
위에서 설명한 게이트전극 패터닝 방법은 폴리실리콘막, 확산배리어막 및 텅스텐막의 순서로 적층된 폴리메탈게이트(Poly-metal gate)의 패터닝 방법을 예로 들었으나, 본 발명은 폴리실리콘막과 실리사이드의 순서로 적층된 폴리사이드게이트(Polycide gate), 또는 금속막으로만 이루어진 메탈게이트(Metal gate)의 패터닝시에도 적용할 수 있다. 예컨대, 폴리사이드게이트 구조를 형성하기 위한 실리사이드로는 텅스텐실리사이드(WSix, x=1∼3), 코발트실리사이드(CoSix, x=1∼3), 니켈실리사이드(NiSix, x=1∼3), 크롬실리사이드(CrSix, x=1∼3) 및 티타늄실리사이드(TiSix, x=1∼3)로 이루어진 그룹중에서 선택된다. 그리고, 메탈게이트를 형성하기 위한 금속막은 TaN, TaSiN, TiN, TiAlN 및 HfN으로 이루어진 그룹중에서 선택된다.
한편, 도 2, 도 3a 내지 도 3d에서는 반사방지막으로 SiOxNy을 예로 들었으나, 다른 반사방지막으로 SiOxFy(x=0∼2, y=0∼1), HfO2, ZrO2 , Ta2O5, Al2O3, La2O3, Y2O3 및 CeO2로 이루어진 그룹중에서 선택된 하나를 이용할 수 있다. 즉, 금속선의 패터닝을 위한 반사방지막으로 SiOxFy, HfO2, ZrO2, Ta 2O5, Al2O3, La2O3, Y2O 3 및 CeO2로 이루어진 그룹중에서 선택된 하나를 원자층증착법으로 증착하면, SiOxNy와 동일하게 70℃∼350℃의 저온에서 증착이 가능하므로 금속선의 이상 산화를 방지하면서 정확하고 균일한 금속선 패터닝을 구현할 수 있다. 여기서, SiOxFy에 사용되는 실리콘소스가스는 SiCl6, SiCl4, SiCl2H2, SiH4, SiF 4 및 SiF6로 이루어진 그룹중에서 선택되고, 산소소스가스는 O2, O3, H2O, D2O(D는 중수소), NO 및 N2O로 이루어진 그룹중에서 선택되며, 불소 소스 가스는 F2, NF3, CF4, CH3F 및 CHF3로 이루어진 그룹중에서 선택될 수 있다. 또한, HfO2, ZrO2, Ta2O5, Al 2O3, La2O3, Y2O3 및 CeO3 형성시 사용되는 금속소스가스는 각각 Hf, Zr, Ta, Al, La, Y, Ce를 포함하는 가스로 이루어진 그룹중에서 선택되고, 산소소스가스는 O2, O3, H2O, D2O(D는 중수소), NO 및 N2O로 이루어진 그룹중에서 선택된다.
또한, 본 발명은 게이트전극 패터닝외에도 텅스텐막과 같은 금속막을 이용하는 비트라인 또는 금속배선들의 패터닝시에 적용 가능하다.
도 4a는 종래 기술의 텅스텐막이 드러난 부분에 PE-TEOS법을 이용하여 400℃에서 SiO2를 증착한 후의 상태를 나타낸 사진이고, 도 4b는 본 발명의 텅스텐막이 드러난 부분에 100℃에서 ALD-SiO2를 증착한 후의 상태를 나타낸 사진이다.
도 4a에 도시된 종래 기술은, 400℃에서 PE-TEOS를 이용하여 텅스텐막이 드러난 결과물 상부에 SiO2를 형성하는 경우로서, 얇은 텅스텐산화막(WOx)이 거칠게 형성되어 있는 것이 관찰되었다.
그러나, 도 4b에 도시된 본 발명의 결과를 살펴보면, 100℃에서 원자층증착법을 이용하여 텅스텐막이 드러난 결과물 상부에 SiO2를 형성한 경우로서, ALD-SiO2와 텅스텐막의 계면이 매우 깨끗함을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
전술한 바와 같은 본 발명은 증착 온도가 70℃∼350℃로 화학기상증착법의 400℃ 보다도 현저히 낮은 원자층증착법을 이용하여 반사방지막을 증착하므로써, 금속선용 금속막의 이상 산화없이 금속막 표면에 직접적으로 반사방지막 증착이 가능하여 정확하고 균일한 미세 패터닝 공정을 구현할 수 있는 효과가 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 금속선 패터닝 방법을 도시한 공정 단면도,
도 2는 본 발명에 따른 금속선의 패터닝 방법의 개념도,
도 3a 내지 도 3d는 도 2에 따른 본 발명을 적용한 게이트전극의 패터닝 방법을 도시한 공정 단면도,
도 4a는 종래 기술의 텅스텐막이 드러난 부분에 PE-TEOS법을 이용하여 400℃에서 SiO2를 증착한 후의 상태를 나타낸 사진,
도 4b는 본 발명의 텅스텐막이 드러난 부분에 100℃에서 ALD-SiO2를 증착한 후의 상태를 나타낸 사진.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트절연막
23 : 폴리실리콘막 24 : 확산배리어막
25 : 텅스텐막 26 : 하드마스크 질화막
27 : 하드마스크 텅스텐막 28 : ALD-SiOxNy 반사방지막

Claims (12)

  1. 반도체 기판 상부에 적어도 최상층이 금속막으로 이루어진 적층막을 형성하는 단계;
    상기 적층막 상에 원자층증착법을 이용하여 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 패터닝하는 단계; 및
    상기 패터닝된 반사방지막을 식각마스크로 상기 적층막을 식각하여 금속선을 형성하는 단계
    를 포함하는 반도체 소자의 금속선 패터닝 방법.
  2. 제1항에 있어서,
    상기 반사방지막을 형성하는 단계는,
    상기 반사방지막의 치밀화 및 상기 반사방지막내 불순물을 제거하기 위한 후속 어닐링 단계를 더 포함하는 반도체 소자의 금속선 패터닝 방법.
  3. 제2항에 있어서,
    상기 후속 어닐링 단계는,
    N2, H2 또는 N2,와 H2의 혼합기체 분위기에서 10초∼30분간 400℃∼1000℃의 온도로 이루어지는 것을 특징으로 하는 반도체 소자의 금속선 패터닝 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 반사방지막을 형성하는 단계는,
    70℃∼350℃의 온도에서 이루어지는 것을 특징으로 하는 반도체 소자의 금속선 패터닝 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 반사방지막은,
    SiOxNy(x=0∼2, y=0∼1), SiOxFy(x=0∼2, y=0∼1), HfO 2, ZrO2, Ta2O5, Al2O3, La2O3, Y2O3 및 CeO2로 이루어진 그룹중에서 선택되는 것을 특징으로 하는 반도체 소자의 금속선 패터닝 방법.
  6. 반도체 기판 상에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 적어도 금속막으로 이루어진 게이트막을 형성하는 단계;
    상기 게이트막 상에 적어도 금속막으로 이루어진 하드마스크를 형성하는 단계;
    상기 하드마스크 상에 원자층증착법을 이용하여 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막과 상기 하드마스크를 패터닝하는 단계; 및
    상기 패터닝된 반사방지막과 하드마스크를 식각마스크로 상기 게이트막을 식각하여 게이트전극을 형성하는 단계
    를 포함하는 반도체 소자의 게이트전극 패터닝 방법.
  7. 제6항에 있어서,
    상기 반사방지막을 형성하는 단계는,
    상기 반사방지막의 치밀화 및 상기 반사방지막내 불순물을 제거하기 위한 후속 어닐링 단계를 더 포함하는 반도체 소자의 게이트전극 패터닝 방법.
  8. 제7항에 있어서,
    상기 후속 어닐링 단계는,
    N2, H2 또는 N2,와 H2의 혼합기체 분위기에서 10초∼30분간 400℃∼1000℃의 온도로 이루어지는 것을 특징으로 하는 반도체 소자의 게이트전극 패터닝 방법.
  9. 제6항 또는 제7항에 있어서,
    상기 반사방지막을 형성하는 단계는,
    70℃∼350℃의 온도에서 이루어지는 것을 특징으로 하는 반도체 소자의 게이트전극 패터닝 방법.
  10. 제6항 또는 제7항에 있어서,
    상기 반사방지막은,
    SiOxNy(x=0∼2, y=0∼1), SiOxFy(x=0∼2, y=0∼1), HfO 2, ZrO2, Ta2O5, Al2O3, La2O3, Y2O3 및 CeO2로 이루어진 그룹중에서 선택된 하나를 포함하는 것을 특징으로 하는 반도체 소자의 게이트전극 패터닝 방법.
  11. 제6항에 있어서,
    상기 하드마스크는, 하드마스크 질화막과 하드마스크 금속막의 적층이고, 상기 하드마스크 금속막은 텅스텐막, Mo, Ti, Ru, Ir 및 Pt로 이루어진 그룹중에서 선택된 하나를 포함하는 것을 특징으로 하는 반도체 소자의 게이트전극 패터닝 방법.
  12. 제6항에 있어서,
    상기 게이트막은 폴리실리콘막 또는 폴리실리콘게르마늄막, 확산배리어막 및 금속막의 순서로 적층된 적층막, 폴리실리콘막 또는 폴리실리콘게르마늄막과 실리사이드막의 순서로 적층된 적층막 및 금속막으로 이루어진 그룹중에서 선택된 하나를 포함하는 것을 특징으로 하는 반도체 소자의 게이트전극 패터닝 방법.
KR10-2003-0043105A 2003-06-30 2003-06-30 반도체 소자의 금속선 패터닝 방법 KR100471408B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0043105A KR100471408B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 금속선 패터닝 방법
US10/732,528 US20040266204A1 (en) 2003-06-30 2003-12-11 Method for patterning metal wire in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043105A KR100471408B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 금속선 패터닝 방법

Publications (2)

Publication Number Publication Date
KR20050002059A KR20050002059A (ko) 2005-01-07
KR100471408B1 true KR100471408B1 (ko) 2005-03-14

Family

ID=33536377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043105A KR100471408B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 금속선 패터닝 방법

Country Status (2)

Country Link
US (1) US20040266204A1 (ko)
KR (1) KR100471408B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514360B2 (en) * 2004-03-17 2009-04-07 Hong Yu Yu Thermal robust semiconductor device using HfN as metal gate electrode and the manufacturing process thereof
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US7565732B2 (en) * 2004-08-31 2009-07-28 Hitachi Global Storage Technologies Netherlands B.V. Method of manufacturing a write pole
TWI358467B (en) * 2007-12-07 2012-02-21 Nanya Technology Corp Etchant for metal alloy having hafnium and molybde
CN104576514B (zh) * 2013-10-29 2017-11-24 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
KR20210099193A (ko) * 2015-02-13 2021-08-11 엔테그리스, 아이엔씨. 기판 제품 및 장치의 특성 및 성능을 향상시키기 위한 코팅
KR102443047B1 (ko) * 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930639A (en) * 1996-04-08 1999-07-27 Micron Technology, Inc. Method for precision etching of platinum electrodes
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US6797599B2 (en) * 2001-08-31 2004-09-28 Texas Instruments Incorporated Gate structure and method
US6821873B2 (en) * 2002-01-10 2004-11-23 Texas Instruments Incorporated Anneal sequence for high-κ film property optimization

Also Published As

Publication number Publication date
US20040266204A1 (en) 2004-12-30
KR20050002059A (ko) 2005-01-07

Similar Documents

Publication Publication Date Title
TW559862B (en) Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
US20090042402A1 (en) Method for fabricating semiconductor device
KR19980064255A (ko) ＴｉｘＮｙ의 선택적 제거
US7901869B2 (en) Double patterning with a double layer cap on carbonaceous hardmask
KR100471407B1 (ko) 폴리메탈 게이트 전극을 갖는 트랜지스터 제조 방법
KR100543207B1 (ko) 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
KR100471408B1 (ko) 반도체 소자의 금속선 패터닝 방법
JPH08172039A (ja) 半導体装置の製造方法
KR20000004349A (ko) 반도체 소자의 제조방법
TWI329340B (en) Method for manufacturing semiconductor device
KR101062835B1 (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
JP3564908B2 (ja) 半導体装置の製造方法
KR100525087B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100881736B1 (ko) 반도체 소자의 제조방법
KR101070312B1 (ko) 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법
KR100465631B1 (ko) 반도체 소자의 캐패시터 형성방법
TW200820322A (en) Fabrication method of an electronic device
KR100286774B1 (ko) 반도체 소자의 게이트 형성방법_
KR20030053658A (ko) 반도체소자의 제조방법
US7071124B1 (en) Method to reduce PEB sensitivity of resist
KR100558045B1 (ko) 확산배리어를 포함하는 텅스텐폴리메탈게이트를 갖는반도체소자 및 그의 제조 방법
KR100290778B1 (ko) 반도체소자의게이트 형성방법
KR100988807B1 (ko) 저저항 폴리사이드 게이트전극 및 그 제조 방법
KR20030003331A (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee