CN104576514B - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN104576514B
CN104576514B CN201310529013.3A CN201310529013A CN104576514B CN 104576514 B CN104576514 B CN 104576514B CN 201310529013 A CN201310529013 A CN 201310529013A CN 104576514 B CN104576514 B CN 104576514B
Authority
CN
China
Prior art keywords
layer
metal level
preparation
semiconductor devices
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310529013.3A
Other languages
English (en)
Other versions
CN104576514A (zh
Inventor
康晓春
李志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310529013.3A priority Critical patent/CN104576514B/zh
Publication of CN104576514A publication Critical patent/CN104576514A/zh
Application granted granted Critical
Publication of CN104576514B publication Critical patent/CN104576514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示了一种半导体器件的制备方法，包括：提供半导体基底；在所述半导体基底上制备一金属层；在所述金属层上制备一氧化阻挡层；进行氧化工艺，使得所述金属层与氧化阻挡层接触的所述金属层的表面形成一金属氧化层；对所述金属层进行选择性刻蚀。本发明提供的半导体器件的制备方法先进行氧化工艺，使得所述金属层与氧化阻挡层接触的所述金属层的表面形成一金属氧化层，在对所述金属层进行选择性刻蚀中，所述金属氧化层会阻挡化学试剂对所述金属层氧化，避免局部氧化铝的形成，从而可以减少或消除铝残留的形成，以提高器件的电学性能。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体器件的制备方法。
背景技术
金属化是芯片制造过程中在绝缘介质薄膜上淀积金属薄膜，以及随后刻印图形以便形成互连金属线和集成电路的孔填充塞的过程。互连(interconnect)意指由导电材料，如铝、多晶硅或铜制成的连线将电信号传输到芯片的不同部分，互连也被用做芯片上器件和整体封装之间普通的金属连接。接触(contact)是指硅芯片内的器件与第一金属层之间在硅表面的连接。通孔(via)是穿过各种介质层从某一金属层到毗邻的另一金属层形成电通路的开口。
在半导体制造业中，最早的互联金属是铝，而且铝在硅片制造业中仍然是最普通的互联金属。图1一图4所示的为现有技术中以铝为互联金属的半导体器件的制备过程。
首先，如图1所示，提供半导体基底110，在所述半导体基底110上制备一金属铝层120。由于制备所述金属铝层120的温度较高，一般在200℃以上，使得所述金属铝层120中的铝颗粒121生长的较大，造成所述金属铝层120表面不平整，如图1中圆形区域所示；
接着，在所述金属铝层120上制备一抗反射层130，如图2所示。由于所述金属铝层120表面不平整，造成所述抗反射层130出现不连续的断裂，如图2中圆形区域所示；
然后，在所述抗反射层130上制备光阻图形140。由于在光阻图形140制备的过程中会用到四甲基氢氧化铵((CH3)4NOH)等化学试剂，该化学试剂会通过所述断裂氧化所述金属铝层120，形成局部氧化铝122，如图3所示；
最后，所述光阻图形140为掩膜，对所述金属铝层120进行选择性刻蚀。由于所述局部氧化铝122的刻蚀速率远低于所述金属铝层120的刻蚀速率，所以在最终的器件结构中，被去除所述金属铝层120的所述半导体基底110上具有铝残留123，如图4所示。图5为所述铝残留123的扫描电子图片，由于所述铝残留123的存在，造成整个晶圆的良率差，从而影响器件的电学性能。
发明内容
本发明的目的在于，提供一种半导体器件的制备方法，能够减少或消除晶圆表面的铝残留，从而提高器件的电学性能。
为解决上述技术问题，一种半导体器件的制备方法，包括：
提供半导体基底；
在所述半导体基底上制备一金属层；
在所述金属层上制备一氧化阻挡层；
进行氧化工艺，使得所述金属层与氧化阻挡层接触的所述金属层的表面形成一金属氧化层；
对所述金属层进行选择性刻蚀。
进一步的，所述氧化阻挡层为抗反射层。
进一步的，所述抗反射层为第一钛层／第一氮化钛层。
进一步的，所述第一钛层的厚度为150A～250A，所述第一氮化钛层的厚度为200～300
进一步的，采用物理气相沉积工艺制备所述第一钛层／第一氮化钛层。
进一步的，采用灰化机台进行氧化工艺。
进一步的，所述氧化工艺的氧化温度为80℃～120℃，氧化时间为5min～20min。
进一步的，所述制备方法还包括：在所述金属层和半导体基底之间制备一粘附层。
进一步的，所述粘附层为第二钛层／第二氮化钛层。
进一步的，所述金属层的材料为铝或铜的一种或组合。
与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：在所述半导体器件的制备方法中，进行氧化工艺，使得所述金属层与氧化阻挡层接触的所述金属层的表面形成一金属氧化层，与现有技术相比，在对所述金属层进行选择性刻蚀中，所述金属氧化层会阻挡化学试剂对所述金属层氧化，避免局部氧化铝的形成，从而可以减少或消除铝残留的形成，以提高器件的电学性能。
附图说明
图1一图4为现有技术中半导体器件的制备方法中器件结构的示意图；
图5为现有技术中所述铝残留的扫描电子图片；
图6为本发明一实施例中半导体器件的制备方法的流程图；
图7一图12为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
具体实施方式
下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种半导体器件的制备方法，包括：
步骤S11，提供半导体基底；
步骤S12，在所述半导体基底上制备一金属层；
步骤S13，在所述金属层上制备一氧化阻挡层；
步骤S14，进行氧化工艺，使得所述金属层与氧化阻挡层接触的所述金属层的表面形成一金属氧化层；
步骤S15，对所述金属层进行选择性刻蚀，所述金属氧化层会阻挡化学试剂对所述金属层氧化，避免局部氧化铝的形成，从而可以减少或消除铝残留的形成，以提高器件的电学性能。
以下请结合图6和图7一图12，具体说明本发明的半导体器件的制备方法。其中，图6为本发明一实施例中半导体器件的制备方法的流程图，图7一图12为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
首先，如图6所示，进行步骤S11，提供半导体基底210，如图7所示。其中，所述半导体基底210中可以包括栅极结构等必要的器件，此为本领域的公知常识，在此不作赘述。
在本实施例中，在步骤S11和步骤S12之间还包括：在所述半导体基底210上制备一粘附层211，如图7所示，以提高所述金属层与所述半导体基底210的粘合力。其中，所述粘附层211为第二钛层／第二氮化钛层，即Ti／TiN，Ti／TiN可以很好的提高所述金属层与所述半导体基底210的粘合力，并且在步骤S15中，可以作为刻蚀阻挡层。但所述粘附层211并不限于为第二钛层／第二氮化钛层，还可以为钽／氮化钽层，亦在本发明的思想范围之内。
接着，进行步骤s12，在所述半导体基底210上制备一金属层220，由于在本实施例中具有所述粘附层211，所以，在所述粘附层211上制备所述金属层220，如图8所示。在本实施例中，所述金属层220的材料为铝和铜的组合，其中，铝占99.5％，铜占0.5％，但所述金属层220的材料并不限于为铝和铜的组合，并且铝和铜的含量并不限于上述值，只要是可以导电的材料，亦在本发明的思想范围之内。由于制备所述金属层220的温度较高，一般在200℃以上，使得所述金属层220中的铝颗粒221生长的较大，有可能造成所述金属层220表面不平整，如图8中圆形区域所示。
随后，进行步骤S13，在所述金属层220上制备一氧化阻挡层230，如图9所示。当所述金属层220表面不平整时，造成所述抗反射层230可能出现不连续的断裂，如图9中圆形区域所示。
在本实施例中，所述氧化阻挡层230为抗反射层，因为在步骤S15中，采用光刻一干刻的方法进行刻蚀，所以，以抗反射层作为所述氧化阻挡层230可以节约工艺步骤。但也可以制备专门的所述氧化阻挡层230，如氮化硅层等，亦在本发明的思想范围之内。
其中，所述抗反射层为第一钛层／第一氮化钛层，即Ti／TiN，其中，所示第一钛层位于所述第一氮化钛层上。较佳的，所述第一钛层的厚度为150～250例如200所述第一氮化钛层的厚度为200～300例如250A。在本实施例中，采用物理气相沉积工艺制备所述第一钛层／第一氮化钛层，能够得到高质量的所述第一钛层／第一氮化钛层。
然后，进行步骤S14，进行氧化工艺，使得所述金属层220与氧化阻挡层230接触的所述金属层220的表面被氧化，从而形成一金属氧化层222，如图10所示。在此过程中，所述第一钛层可能部分被氧化，则将被氧化的第一钛层去除即可。较佳的，采用灰化机台进行氧化工艺，可以提高氧化效率，但并不限于采用灰化机台进行氧化工艺，还可以采用炉管进行氧化工艺，亦在本发明的思想范围之内。其中，所述氧化工艺的氧化温度为80℃～120℃，例如100℃，氧化时间为5min～20min，例如10min，可以形成合适厚度的所述金属氧化层222，以在步骤S15中阻挡化学试剂对所述金属层220的氧化。其中，所述金属氧化层222的厚度并不做具体限制，具体根据刻蚀的工艺进行选择，例如，所述金属氧化层222的厚度可以为100~500但并不限于上述范围，只要满足阻挡化学试剂对所述金属层220的氧化的要求，亦在本发明的思想范围之内。
最后，进行步骤S15，对所述金属层220进行选择性刻蚀。在本实施例中，先在所述氧化阻挡层230上制备光阻图形240。由于所述金属氧化层222会阻挡化学试剂对所述金属层220氧化，避免局部氧化铝的形成，从而可以减少或消除铝残留的形成，以提高器件的电学性能，如图11所示；接着，以所述光阻图形240为掩膜，对所述金属铝层220进行选择性刻蚀，形成最终的器件结构，如图12所示。
综上所述，本发明提供一种半导体器件的制备方法，包括：提供半导体基底；在所述半导体基底上制备一金属层；在所述金属层上制备一氧化阻挡层；进行氧化工艺，使得所述金属层与氧化阻挡层接触的所述金属层的表面形成一金属氧化层；对所述金属层进行选择性刻蚀。
与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：在所述半导体器件的制备方法中，进行氧化工艺，使得所述金属层与氧化阻挡层接触的所述金属层的表面形成一金属氧化层，与现有技术相比，在对所述金属层进行选择性刻蚀中，所述金属氧化层会阻挡化学试剂对所述金属层氧化，避免局部氧化铝的形成，从而可以减少或消除铝残留的形成，以提高器件的电学性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种半导体器件的制备方法，包括：
提供半导体基底；
在所述半导体基底上制备一金属层；
在所述金属层上制备一氧化阻挡层；
进行氧化工艺，使得所述金属层与氧化阻挡层接触的所述金属层的表面形成一金属氧化层；
对所述金属层进行选择性刻蚀。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述氧化阻挡层为抗反射层。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述抗反射层为第一钛层／第一氮化钛层。
4.如权利要求3所述的半导体器件的制备方法，其特征在于，所述第一钛层的厚度为150A～250A，所述第一氮化钛层的厚度为200A~300A。
5.如权利要求3所述的半导体器件的制备方法，其特征在于，采用物理气相沉积工艺制备所述第一钛层／第一氮化钛层。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，采用灰化机台进行氧化工艺。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述氧化工艺的氧化温度为80℃～120℃，氧化时间为5min～20min。
8.如权利要求1—7中任意一项所述的半导体器件的制备方法，其特征在于，所述制备方法还包括：在所述金属层和半导体基底之间制备一粘附层。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述粘附层为第二钛层／第二氮化钛层。
10.如权利要求1所述的半导体器件的制备方法，其特征在于，所述金属层的材料为铝或铜的一种或组合。
CN201310529013.3A 2013-10-29 2013-10-29 半导体器件的制备方法 Active CN104576514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310529013.3A CN104576514B (zh) 2013-10-29 2013-10-29 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310529013.3A CN104576514B (zh) 2013-10-29 2013-10-29 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN104576514A CN104576514A (zh) 2015-04-29
CN104576514B true CN104576514B (zh) 2017-11-24

Family

ID=53092245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310529013.3A Active CN104576514B (zh) 2013-10-29 2013-10-29 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN104576514B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130046A (zh) * 2010-01-15 2011-07-20 诺发系统有限公司 用于镶嵌互连件中的电迁移电阻改进的界面层
CN102543856A (zh) * 2012-01-20 2012-07-04 上海华力微电子有限公司 一种铝刻蚀图形缺陷的修补方法
CN103050398A (zh) * 2011-10-14 2013-04-17 无锡华润上华半导体有限公司 一种半导体厚金属结构制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471408B1 (ko) * 2003-06-30 2005-03-14 주식회사 하이닉스반도체 반도체 소자의 금속선 패터닝 방법
ITMI20032444A1 (it) * 2003-12-12 2005-06-13 St Microelectronics Srl Metodo per ridurre la difettosita' dopo un attacco metallico in dispositivi semic0nduttori.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130046A (zh) * 2010-01-15 2011-07-20 诺发系统有限公司 用于镶嵌互连件中的电迁移电阻改进的界面层
CN103050398A (zh) * 2011-10-14 2013-04-17 无锡华润上华半导体有限公司 一种半导体厚金属结构制作方法
CN102543856A (zh) * 2012-01-20 2012-07-04 上海华力微电子有限公司 一种铝刻蚀图形缺陷的修补方法

Also Published As

Publication number Publication date
CN104576514A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN101231969B (zh) 集成电路结构的形成方法
JP2006523025A5 (zh)
US9862595B2 (en) Method for manufacturing thin-film support beam
WO2008035270A3 (en) Method of manufacturing a vertical contact in a semiconductor substrate
CN103811310B (zh) 电阻结构及其形成方法
CN108666325A (zh) 一种tft基板的制备方法、tft基板及显示装置
KR100744005B1 (ko) 반도체 소자의 금속 패턴 형성방법
TW201444021A (zh) 銅／銅錳合金阻障層
JP2000252281A (ja) 半導体装置の製造方法及び露光用マスク
TW434816B (en) Method for forming contact hole
CN208706618U (zh) 具有大马士革结构的半导体结构
CN106601624B (zh) 一种化合物半导体的金属连线方法及结构
CN104576514B (zh) 半导体器件的制备方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN102800587A (zh) 一种肖特基二极管的制备工艺
KR100374228B1 (ko) 금속배선 형성 방법
CN103346102B (zh) 检测预处理能力的方法
US11367682B2 (en) Vias and gaps in semiconductor interconnects
CN104505367B (zh) 后段铜互连工艺中降低通孔间介质材料的k值的方法
CN105405821A (zh) 一种晶圆级tsv封装结构及封装工艺
TW548789B (en) Method of forming metal line
CN106158726B (zh) 半导体器件的制造方法
CN106298635B (zh) 半导体器件的制造方法
CN105047590B (zh) 一种具有蓝宝石基片的光谱反射计
US9349635B2 (en) Integrated circuits and methods of forming the same with multi-level electrical connection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant