CN103811310B - 电阻结构及其形成方法 - Google Patents

电阻结构及其形成方法 Download PDF

Info

Publication number
CN103811310B
CN103811310B CN201410084279.6A CN201410084279A CN103811310B CN 103811310 B CN103811310 B CN 103811310B CN 201410084279 A CN201410084279 A CN 201410084279A CN 103811310 B CN103811310 B CN 103811310B
Authority
CN
China
Prior art keywords
metal
layer
insulating barrier
area
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410084279.6A
Other languages
English (en)
Other versions
CN103811310A (zh
Inventor
黎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410084279.6A priority Critical patent/CN103811310B/zh
Publication of CN103811310A publication Critical patent/CN103811310A/zh
Priority to US14/584,293 priority patent/US9318545B2/en
Application granted granted Critical
Publication of CN103811310B publication Critical patent/CN103811310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电阻结构及其形成方法，所述电阻结构的形成方法包括：提供基底，包括金属互连结构和包围所述金属互连结构的介质层；在所述第一金属插塞、第二金属插塞和介质层表面形成第一金属层和位于所述第一金属层表面的绝缘材料层；对所述绝缘材料层进行图形化，形成第一绝缘层和第二绝缘层，所述第一绝缘层和第二绝缘层之间断开；在所述第一金属层、第一绝缘层和第二绝缘层上形成第二金属层；在所述第二金属层上形成图形化掩膜层；以所述图形化掩膜层为掩膜，刻蚀第二金属层、第一金属层，在第一区域形成电容，同时在第二区域形成金属电阻。上述方法可以减少形成金属电阻的工艺步骤，减低工艺成本。

Description

电阻结构及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种电阻结构及其形成方法。
背景技术
电阻器在半导体集成电路中用于控制其他电子元件的电阻，具有重要的作用。通常，半导体器件的电阻器由多晶硅或者有源区掺杂而成。随着半导体器件集成度的提高，在半导体芯片内的每个元件必须具有较高的电学性能。然而由于多晶硅的材料特性，以及对掺杂工艺的限制，很难形成具有较高精确度的电阻器图形，所以这类电阻器的电阻值波动往往较大，并且容易受到其他工艺步骤的影响。
金属电阻器成为多晶硅电阻的替代品用于克服多晶硅电阻的缺陷。
现有技术通常采用光刻和刻蚀工艺对金属层进行图形化以形成金属电阻器，然后再通过光刻和刻蚀工艺在所述金属电阻器表面形成通孔，在所述通孔内填充金属材料形成金属互连结构，将所述金属电阻连出，再在所述金属互连结构上方形成其他器件。
现有技术需要针对金属电阻单独进行光刻和刻蚀工艺，这就导致现有技术形成金属电阻器的步骤较多，工艺成本较高。
发明内容
本发明解决的问题是提供一种电阻结构的形成方法，减少工艺步骤，降低工艺成本。
为解决上述问题，本发明提供一种电阻结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述基底包括金属互连结构和包围所述金属互连结构的介质层，所述金属互连结构包括若干分立的第一金属插塞和第二金属插塞，所述第一金属插塞位于第一区域，第二金属插塞位于第二区域，所述第一金属插塞和第二金属插塞的表面和介质层的表面齐平；在所述第一金属插塞、第二金属插塞和介质层表面形成第一金属层和位于所述第一金属层表面的绝缘材料层；对所述绝缘材料层进行图形化，在所述第一区域上方形成第一绝缘层，在第二区域上方形成第二绝缘层，所述第一绝缘层和第二绝缘层之间断开；在所述第一金属层、第一绝缘层和第二绝缘层上形成第二金属层；在所述第二金属层上形成图形化掩膜层，所述图形化掩膜层覆盖位于第一绝缘层上方的部分第二金属层，暴露出位于第二绝缘层上方的第二金属层的表面；以所述图形化掩膜层为掩膜，刻蚀第二金属层、第一金属层，在第一区域的第一金属插塞上形成电容，并且在刻蚀完第二金属层后以第二绝缘层为掩模层，阻止对第二绝缘层下方的第一金属层的刻蚀，在第二区域的第二金属插塞上形成金属电阻。
可选的，所述第一金属层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。
可选的，所述第一金属层的厚度为
可选的，所述第二金属层的材料为铝。
可选的，所述绝缘材料层的材料为氮化硅或氧化硅。
可选的，所述绝缘材料层的厚度为
可选的，还包括：在所述第一金属层、第一绝缘层和第二绝缘层表面形成第一粘附层之后，在所述第一粘附层表面形成第二金属层，所述第一粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。
可选的，还包括：在所述第二金属层表面形成第二粘附层。
可选的，所述第一粘附层材料为钛、钽、氮化钛和氮化钽中的一种或几种；所述第二粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。
可选的，还包括：所述第二绝缘层还暴露出第二区域上的部分第二金属插塞表面的第一金属层，所述图形化掩膜层还覆盖第二区域上的未被第二绝缘层覆盖的第一金属层上的部分第二金属层。
本发明的技术方案还提供一种采用上述方法形成的电阻结构，包括：一种电阻结构，其特征在于，包括：基底，所述基底包括第二区域，所述基底包括金属互连结构和包围所述金属互连结构的介质层，所述金属互连结构包括若干分立的第二金属插塞，所述第二金属插塞的表面和介质层的表面齐平；位于第二区域上的金属电阻，所述金属电阻下表面与第二金属插塞连接。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在基底上形成第一金属层和位于所述第一金属层表面的绝缘材料层；然后对所述绝缘材料层进行图形化，形成位于第一区域的第一绝缘层和位于第二区域的第二绝缘层，所述第一绝缘层作为后续形成的电容的介电层，而所述第二绝缘层作为后续刻蚀第一金属层形成金属电阻的掩膜层；再在所述第一绝缘层、第二绝缘层和第一金属层表面形成第二金属层以及位于所述第二金属层上的图形化掩膜层，所述图形化掩膜层覆盖第一绝缘层上方的部分第二金属层，暴露出位于第二绝缘层上方的部分第二金属层的表面；在以所述图形化掩膜层为掩膜进行刻蚀的过程中，所述图形化掩膜层下方的部分第二金属层被保留，作为电容的上极板，而未被覆盖的第二金属层被去除；并且所述刻蚀工艺以第一金属层下方的介质层作为刻蚀停止层，在刻蚀完第二金属层后以第二绝缘层为掩模层，阻止对第二绝缘层下方的第一金属层的刻蚀，刻蚀去除部分第一金属层，位于第一绝缘下方的部分第一金属层作为电容的下极板，而位于第二绝缘层下方的部分第一金属层作为金属电阻。在形成电容的同时形成所述金属电阻，不需要增加额外的光刻刻蚀步骤，可以节省形成金属电阻的工艺步骤，降低工艺成本。
进一步的，由于所述金属电阻与电容的下极板位于同一层，而电容制作在金属互连层，与半导体衬底之间的距离较大，可以有效降低金属电阻与半导体衬底之间的寄生电容，提高金属电阻的性能。
进一步的，所述图形化掩膜层还覆盖第二区域上未被第二绝缘层覆盖的第一金属层上的部分第二金属层，在以所述图形化掩膜层为掩膜进行刻蚀后，所述图形化掩膜层下方的第二金属层和第一金属层可以作为金属互连结构。所述金属互连结构与电容、金属电阻同时形成，有利于节约工艺步骤和工艺成本。
附图说明
图1至图7是本发明的实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成金属电阻的工艺步骤较多，工艺成本较高。
由于现有技术中单独形成金属电阻及连接所述金属电阻的互连结构，所以需要增加额外的光刻和刻蚀步骤，从而导致工艺成本提高。
本发明的实施例中，在形成电容的同时形成金属电阻，将电容的下电极材料形成金属电阻，不需要增加额外的掩膜，不需要增加额外的工艺步骤，从而可以减低形成金属电阻的工艺成本。另外，由于电容一般制作在金属互连层，与半导体衬底之间的距离较大，所以，与电容同时形成的金属电阻与半导体衬底之间的距离也较大，可以降低金属电阻与半导体衬底之间的寄生电容，提高金属电阻的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供基底，所述基底包括第一区域I和第二区域II，所述基底包括金属互连结构和包围所述金属互连结构的介质层101，所述金属互连结构包括若干分立的第一金属插塞103a和第二金属插塞103b，所述第一金属插塞103a位于第一区域I，第二金属插塞103b位于第二区域II，所述第一金属插塞103a和第二金属插塞103b的表面和介质层101的表面齐平。
本实施例中，所述金属互连结构还包括位于所述第一金属插塞103a和第二金属插塞103b下方的金属互连层102。
在本发明的其他实施例中，所述基底可以为包括前介电层（premetaldielectric，简称为PMD）的半导体衬底，也可以为包括各种器件或金属互连结构的半导体衬底。所述基底中的介质层101的材料为低k材料或者超低k材料，所述金属互连层102的材料可为铝或铜，所述第一金属插塞103a和第二金属插塞103b的材料为钨或铜。在本发明的其他实施例中，所述金属互连层102可以是多层堆叠结构，包括氮化钛层、位于氮化钛表面的铝层和位于所述铝层表面的氮化钛层。
所述介质层101可以包括第一介质层和位于第一介质层表面的第二介质层。所述第一介质层的表面与金属互连层102的表面齐平，在形成所述金属互连层之后，形成覆盖所述金属互连层的第一介质材料，并对所述第一介质材料进行平坦化，形成第一介质层；然后，在所述第一介质层和金属互连层表面形成第二介质层，在所述第二介质层内形成位于金属互连层表面的通孔，在所述通孔内填充金属材料，并进行平坦化形成第一金属插塞103a和第二金属插塞103b。
所述基底包括第一区域I和第二区域II，后续在所述第一区域I上形成电容，在第二区域II上形成金属电阻。所述金属互连层102通过第一金属插塞103a与电容的下极板连接、通过第二金属插塞103b与金属电阻连接。
请参考图2，在所述第一金属插塞103a、第二金属插塞103b和介质层101表面形成第一金属层201和位于所述第一金属层201表面的绝缘材料层202。
所述第一金属层201的材料为钛、钽、氮化钛和氮化钽中的一种或几种，形成所述第一金属层201的方法可为物理气相沉积工艺或化学气相沉积工艺，所述第一金属层201的厚度范围为200埃～2000埃。本实施例中，所述第一金属层201的材料为氮化钛。
所述绝缘材料层202的材料为氧化硅或者氮化硅；形成所述绝缘材料层202方法可为化学气相沉积工艺或原子层沉积工艺，所述绝缘材料层202的厚度范围为300埃～2000埃。本实施例中，所述绝缘材料层202的材料为氮化硅。
位于第一区域I上的部分绝缘材料层202后续作为形成的MIM电容的电介质层，而位于第二区域II上的部分绝缘材料层202则作为后续形成金属电阻的刻蚀阻挡材料。
请参考图3，对所述绝缘材料层202（请参考图2）进行图形化，在所述第一区域I上方形成第一绝缘层202a，在第二区域II上方形成第二绝缘层202b，所述第一绝缘层202a和第二绝缘层202b之间断开。
对所述绝缘材料层202进行图形化的方法包括：在所述绝缘材料层202表面形成图形化光刻胶层，以所述图形化光刻胶层为掩膜，刻蚀所述绝缘材料层202，暴露出部分第一金属层201的表面；位于第一区域I上的部分绝缘材料层作为第一绝缘层202a，位于第二区域II上的部分绝缘材料层作为第二绝缘层202b。
所述第一绝缘层202a作为后续形成的电容的电介质层。所述第二绝缘层202b作为保护层，位于所述第二绝缘层202b下方的部分第一金属层201作为后续形成的金属电阻。
本实施例中，所述第二绝缘层202b还暴露出第二区域II上的部分第二金属插塞103b表面的第一金属层201。
请参考图4，在所述第一金属层201、第一绝缘层202a和第二绝缘层202b上形成第二金属层203。
所述第二金属层203的材料为铝，形成所述第二金属层203的方法可为物理气相沉积工艺，例如溅射工艺。所述第二金属层203的厚度范围为0.2微米～4微米，例如，所述第二金属层203的厚度可以为0.3微米、1微米、1.5微米、2微米、2.5微米、3微米、3.5微米或4微米。可根据需要设置第二金属层203的厚度。
在本发明的其他实施例中，也可以在所述第一金属层201、第一绝缘层202a和第二绝缘层202b表面形成第一粘附层之后，再在所述第一粘附层表面形成所述第二金属层203，所述第一粘附层的材料可以为钛、钽、氮化钛和氮化钽中的一种或几种。形成所述第一粘附层的方法为物理气相沉积工艺或化学气相沉积工艺，所述第一粘附层的厚度范围为100埃～1000埃。所述第一粘附层可以提高第二金属层203与第一绝缘层202a、第二绝缘层202b之间的粘附性能。
本实施例中，在形成所述第二金属层203之后，还在所述第二金属层203表面形成第二粘附层204。所述第二粘附层204的材料可以为钛、钽、氮化钛和氮化钽中的一种或几种。形成所述第二粘附层204的方法为物理气相沉积工艺或化学气相沉积工艺，所述第二粘附层204的厚度范围为100埃～1000埃。
在本发明的其他实施例中，也可以不形成所述第二粘附层204。
所述第一粘附层和第二粘附层204的材料具有较高的粘附性，能够提高第二金属层203与相邻材料层之间的粘附力，提高相邻层之间的界面质量。
请参考图5，在所述第二金属层203上形成图形化掩膜层205，所述图形化掩膜层205覆盖位于第一绝缘层202a上方的部分第二金属层203表面，暴露出位于第二绝缘层202b上方的第二金属层203的表面。
本实施例中，所述第二金属层203表面形成有第二粘附层204，所以所述图形化掩膜层205直接形成在所述第二粘附层204表面。在本发明的其他实施例中，所述图形化掩膜层205直接形成在第二金属层203的表面。
位于第一区域I上的图形化掩膜层205的尺寸与第二绝缘层202a的尺寸相同，作为形成电容的掩膜；位于第二区域II上的图形化掩膜层205作为在第二区域II上形成金属互连层的掩膜。
所述图形化掩膜层205可以为单层结构，也可为多层结构。本实施例中，所述图形化掩膜层205为单层结构，所述图形化掩膜层205的材料为光刻胶。形成所述图形化掩膜层的方法为旋涂工艺和曝光工艺。
本实施例中，所述图形化掩膜层205还覆盖第二区域II上未被第二绝缘层202b覆盖的第一金属层201上的第二金属层203。
请参考图6，以所述图形化掩膜层205为掩膜，刻蚀第二金属层203（请参考图5）、第一金属层201（请参考图5），在第一区域I的第一金属插塞103a上形成电容，并且在刻蚀完第二金属层203后，以第二绝缘层202b为掩模层，阻止对第二绝缘层202b下方的第一金属层201的刻蚀，在第二区域II的第二金属插塞103b上形成金属电阻。
本实施例中，以所述图形化掩膜层205为掩膜，采用干法刻蚀工艺依次刻蚀未被所述图形化掩膜层205覆盖的第二粘附层204、第二金属层203以及第一金属层201。所述干法刻蚀工艺采用的刻蚀气体为氯基气体，可以包括Cl2、HCl、BCl3、CCl4或SiCl4中的一种或几种。
本实施例中，所述干法刻蚀的反应气体为包括Cl2、BCl3和CHF3的混合气体，其中Cl2的流量范围为10sccm～100sccm，BCl3的流量范围为10sccm～90sccm，CHF3的流量范围为1sccm～10sccm；所述干法刻蚀的刻蚀电源的功率范围为500W～1000W。采用BCl3和Cl2的混合气体作为刻蚀气体，其中BCl3的流量为20sccm～1000sccm，Cl2的流量为20sccm～1000sccm。在本发明的其他实施例中，所述干法刻蚀工艺采用的刻蚀气体还可以是氟基气体，例如CF4、CHF3、C3H8等。
在刻蚀去除未被图形化掩膜层205覆盖的部分第二粘附层204和第二金属层203之后，暴露出第二区域II上的第二绝缘层202b的表面，上述干法刻蚀工艺对所述第二绝缘层202b的刻蚀速率远小于对第二金属层203和第一金属层201的刻蚀速率，所以，所述第二绝缘层202b可以作为刻蚀第一金属层201b的掩膜。
所述刻蚀工艺以介质层101表面作为刻蚀停止层，在第一区域I上形成电容、在第二区域II上形成金属电阻以及金属互连结构，并且在刻蚀作用下，所述第一绝缘层202b的厚度变薄。
所述电容包括：作为下极板的部分第一金属层201a，作为电介质层的第一绝缘层202a，作为上极板的第二金属层203a以及位于所述第二金属层203a表面的部分第二粘附层204a。
所述电容的下极板通过第一金属插塞103a与下层的金属互连层102连接。所述第二粘附层204a用于提高第二金属层203a与后续形成的层间介质层（图未示）之间的粘附性，以及用于阻止第二金属层203a中的金属原子向后续形成的层间介质层中扩散，并且还可以提高第二金属层203a的抗电迁移能力。
需要说明的是，本实施例中“上极板”和“下极板”仅仅用于区分电容的两个极板，其并不用于限定电容极板的位置。
所述第二区域II上的被第二绝缘层202b覆盖的第一金属层201b作为金属电阻，通过第二金属插塞103b与下层的金属互连层102连接，通过所述金属互连层102将金属电阻与其他器件或互连结构连接。虽然第二绝缘层202b在刻蚀过程中厚度会减小，但是由于所述第二绝缘层202b的刻蚀速率远小于第一金属层的刻蚀速率，所以，所述第二绝缘层202b的厚度足够保护金属电阻不受损伤。
本实施例中，所述第二区域II上，被图形化掩膜层205覆盖的部分第二粘附层204b、第二金属层203b以及部分第一金属层201c还可以作为金属互连结构，通过第二金属插塞103b与下层的金属互连层102连接。
请参考图7，去除所述图形化掩膜层205（请参考图6）。
可以采用灰化工艺去除所述图形化掩膜层205。在本发明的其他实施例中，还可以采用诸如湿法刻蚀等工艺去除所述图形化掩膜层205。
后续可以在所述介质层101表面形成覆盖所述电容、金属电阻以及金属互连结构的层间介质层，并且在所述层间介质层内形成于连接所述电容上极板以及金属互连结构连接的其他金属互连结构。
综上所述，本发明的实施例中，在基底上形成第一金属层和位于所述第一金属层表面的绝缘材料层；然后对所述绝缘材料层进行图形化，形成位于第一区域的第一绝缘层和位于第二区域的第二绝缘层，所述第一绝缘层作为后续形成的电容的介电层，而所述第二绝缘层作为后续刻蚀第一金属层形成金属电阻的掩膜层。
然后再在所述第一绝缘层、第二绝缘层和第一金属层表面形成第二金属层以及位于所述第二金属层上的图形化掩膜层，所述图形化掩膜层覆盖第一绝缘层上方的部分第二金属层；在以所述图形化掩膜层为掩膜进行刻蚀的过程中，所述图形化掩膜层下方的部分第二金属层被保留，作为电容的上极板，而未被覆盖的第二金属层被去除；并且所述刻蚀工艺以第一金属层下方的介质层作为刻蚀停止层，刻蚀去除部分第一金属层，位于第一绝缘下方的部分第一金属层作为电容的下极板，而位于第二绝缘层下方的部分第一金属层作为金属电阻。本实施例中，在形成电容的同时形成所述金属电阻，不需要增加额外的光刻刻蚀步骤，可以节省形成金属电阻的工艺步骤，降低工艺成本。
并且，由于所述金属电阻与电容的下极板位于同一层，而电容一般制作在金属互连层，与半导体衬底之间的距离较大，可以有效降低金属电阻与半导体衬底之间的寄生电容，提高金属电阻的性能。
而且，本实施例中，所述图形化掩膜层还覆盖第二区域上未被第二绝缘层覆盖的第一金属层上的部分第二金属层，在以所述图形化掩膜层为掩膜进行刻蚀后，所述图形化掩膜层下方的第二金属层和第一金属层可以作为金属互连结构。所述金属互连结构与电容、金属电阻同时形成，有利于节约工艺步骤和工艺成本。
本发明的实施例还提供一种采用上述方法形成的电阻结构。
请参考图7，为所述电阻结构的结构示意图。
所述电阻结构包括：基底，所述基底包括第二区域II，所述基底包括金属互连结构和包围所述金属互连结构的介质层101，所述金属互连结构包括若干分立的第二金属插塞103b，所述第二金属插塞103b的表面和介质层101的表面齐平；
位于第二区域II上的第一金属层201b，所述第一金属层201b作为金属电阻，所述第一金属层201b下表面与第二金属插塞103b连接。
本实施例中，所述基底还包括第一区域I，所述金属互连结构还包括：包括若干分立的第一金属插塞103a，所述第一金属插塞103a位于第一区域I，第二金属插塞103b位于第二区域II，所述第一金属插塞103a和第二金属插塞103b的表面和介质层101的表面齐平。
所述第一区域I上具有电容，所述电容包括：作为下极板的第一金属层201a，位于下极板表面的作为介电层的第一绝缘层202a，位于所述第一绝缘层202a表面的上极板，所述上极板包括第二金属层203a及其表面的第二粘附层204a。
所述第一金属层201b通过其下方的第二金属插塞103b与金属互连层102连接，通过所述金属互连层102与其他半导体器件或者互连结构连接。所述第一金属层201b与衬底之间的距离较大，可以降低金属电阻与衬底之间的寄生电容。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种电阻结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域和第二区域，所述基底包括金属互连结构和包围所述金属互连结构的介质层，所述金属互连结构包括若干分立的第一金属插塞和第二金属插塞，所述第一金属插塞位于第一区域，第二金属插塞位于第二区域，所述第一金属插塞和第二金属插塞的表面和介质层的表面齐平；
在所述第一金属插塞、第二金属插塞和介质层表面形成第一金属层和位于所述第一金属层表面的绝缘材料层；
对所述绝缘材料层进行图形化，在所述第一区域上方形成第一绝缘层，在第二区域上方形成第二绝缘层，所述第一绝缘层和第二绝缘层之间断开；
在所述第一金属层、第一绝缘层和第二绝缘层上形成第二金属层；
在所述第二金属层上形成图形化掩膜层，所述图形化掩膜层覆盖位于第一绝缘层上方的第二金属层，暴露出位于第二绝缘层上方的第二金属层的表面；
以所述图形化掩膜层为掩膜，刻蚀第二金属层、第一金属层，在第一区域的第一金属插塞上形成电容，并且在刻蚀完第二金属层后以第二绝缘层为掩膜层，阻止对第二绝缘层下方的第一金属层的刻蚀，在第二区域的第二金属插塞上形成金属电阻。
2.根据权利要求1所述的电阻结构的形成方法，其特征在于，所述第一金属层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。
3.根据权利要求1所述的电阻结构的形成方法，其特征在于，所述第一金属层的厚度为
4.根据权利要求1所述的电阻结构的形成方法，其特征在于，所述第二金属层的材料为铝。
5.根据权利要求1所述的电阻结构的形成方法，其特征在于，所述绝缘材料层的材料为氮化硅或氧化硅。
6.根据权利要求1所述的电阻结构的形成方法，其特征在于，所述绝缘材料 层的厚度为
7.根据权利要求1所述的电阻结构的形成方法，其特征在于，还包括：在所述第一金属层、第一绝缘层和第二绝缘层表面形成第一粘附层之后，在所述第一粘附层表面形成第二金属层，所述第一粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。
8.根据权利要求7所述的电阻结构的形成方法，其特征在于，还包括：在所述第二金属层表面形成第二粘附层，所述第二粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。
9.根据权利要求1所述的电阻结构的形成方法，其特征在于，还包括：所述第二绝缘层还暴露出第二区域上的部分第二金属插塞表面的第一金属层，所述图形化掩膜层还覆盖第二区域上未被第二绝缘层覆盖的第一金属层上的部分第二金属层。
10.根据权利要求1至权利要求9中任一项权利要求所述的形成方法所形成的电阻结构，其特征在于，包括：
基底，所述基底包括第二区域，所述基底包括金属互连结构和包围所述金属互连结构的介质层，所述金属互连结构包括若干分立的第二金属插塞，所述第二金属插塞的表面和介质层的表面齐平；
位于第二区域上的金属电阻，所述金属电阻下表面与第二金属插塞连接。
CN201410084279.6A 2014-03-07 2014-03-07 电阻结构及其形成方法 Active CN103811310B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410084279.6A CN103811310B (zh) 2014-03-07 2014-03-07 电阻结构及其形成方法
US14/584,293 US9318545B2 (en) 2014-03-07 2014-12-29 Resistor structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410084279.6A CN103811310B (zh) 2014-03-07 2014-03-07 电阻结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103811310A CN103811310A (zh) 2014-05-21
CN103811310B true CN103811310B (zh) 2016-09-28

Family

ID=50707927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410084279.6A Active CN103811310B (zh) 2014-03-07 2014-03-07 电阻结构及其形成方法

Country Status (2)

Country Link
US (1) US9318545B2 (zh)
CN (1) CN103811310B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470271B (zh) * 2014-09-12 2018-07-20 上海华虹宏力半导体制造有限公司 影像传感器层间介质层沟槽及影像传感器的形成方法
CN110366089B (zh) * 2018-04-11 2021-02-23 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
US11430950B2 (en) * 2020-03-27 2022-08-30 Micron Technology, Inc. Low resistance via contacts in a memory device
CN113823615B (zh) * 2020-06-02 2023-05-26 苏州纳芯微电子股份有限公司 电容式隔离芯片
CN116349013A (zh) * 2021-03-16 2023-06-27 微芯片技术股份有限公司 形成在集成电路结构中的金属-绝缘体-金属（mim）电容器和薄膜电阻器（tfr）
US11552011B2 (en) 2021-03-16 2023-01-10 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610660A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 层叠mim电容器结构以及半导体器件
CN103346067A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 半导体器件的形成方法、mim电容的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080233704A1 (en) * 2007-03-23 2008-09-25 Honeywell International Inc. Integrated Resistor Capacitor Structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610660A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 层叠mim电容器结构以及半导体器件
CN103346067A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 半导体器件的形成方法、mim电容的形成方法

Also Published As

Publication number Publication date
US20150255532A1 (en) 2015-09-10
US9318545B2 (en) 2016-04-19
CN103811310A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN103811310B (zh) 电阻结构及其形成方法
EP3140865B1 (en) Integrated thin film resistor and mim capacitor
TW200828404A (en) Semiconductor component and method of manufacture
US10490500B2 (en) Metal line structure and method
TWI713147B (zh) 半導體裝置的形成方法
US20160225661A1 (en) Metal wiring of semiconductor device and method for manufacturing the same
KR20090038599A (ko) 반도체 소자의 스택 커패시터 및 그의 형성방법
CN106558534A (zh) 用于互连的结构和方法
CN102324427B (zh) 一种金属薄膜电阻结构及其制造方法
CN111211092A (zh) 半导体结构及其形成方法
US20160149035A1 (en) Semiconductor device and method of fabricating same
US9142454B1 (en) Semiconductor structure and method for manufacturing the same
CN105355577A (zh) 等离子体损伤测试结构及其制作方法
US20160104676A1 (en) Metallisation for semiconductor device
US20200119134A1 (en) Embedded stack capacitor with high performance logic
CN103515308B (zh) 铜内连结构及其制造方法
US9484398B2 (en) Metal-insulator-metal (MIM) capacitor
WO2022160633A1 (zh) 电容结构的处理方法及半导体结构
KR100816247B1 (ko) Ｍｉｍ 캐패시터 및 그 제조방법
CN104022068A (zh) 半导体结构及其形成方法
US9196620B2 (en) Semiconductor devices and methods of manufacturing the same
CN105719948A (zh) 电容结构及其形成方法
KR20070075017A (ko) 엠아이엠 커패시터를 구비하는 반도체 소자 및 그 제조방법
CN105590923B (zh) Mim电容及其形成方法
TWI840458B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant