CN105590923B - Mim电容及其形成方法 - Google Patents

Abstract

一种MIM电容及其形成方法。其中，所述MIM电容的形成方法包括：提供半导体衬底，所述半导体衬底具有前端器件层；在所述前端器件层上形成第一介质层；在所述第一介质层内形成凹槽；在所述凹槽的内壁和所述第一介质层上表面形成第一电极层；在所述第一电极层上形成第二介质层；在所述第二介质层上形成第二电极层；在形成所述第二电极层后，进行平坦化工艺。所述形成方法能够提高所形成MIM电容的可靠性。

Description

MIM电容及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种MIM电容及其形成方法。

背景技术

随着半导体集成电路的制造技术的不断进步，半导体器件性能不断提升的同时也伴随着器件小型化和微型化的进程。电容结构是集成电路的重要组成单元，集成电路芯片中的电容结构多种多样，如：MOS(metal-oxide-semiconductor field金属-氧化物-半导体)场效应管电容；PIP(polysilicon-insulator-polysilicon多晶硅-绝缘体-多晶硅)电容，可变结电容以及后段互联中的MIM(metal-insulator-metal金属-绝缘体-金属)电容和MOM(metal-oxide-metal金属-氧化物-金属)电容。

目前最常用的后段互联电容结构有两种：MIM电容和MOM电容。MIM电容和MOM电容存在于后段互联层结构不占用器件层的面积，且电容的线性特征要远好于其他类型的电容。MOM电容主要利用上下层金属导线和同层金属之间形成的整体电容，该种电容的优点是其可以用现有的互联制造工艺来实现，即可以同时完成MOM电容与铜互联结构。

MIM电容结构简单，可以具有最小的电阻率，并且由于内部耗尽以及相对较大的电容而基本上不会存在寄生电容。因此，在半导体器件中，尤其是在高频器件中，通常会选用MIM电容器。虽然为了形成MIM电容需要更多的掩模版和更加复杂的制程，但是MIM电容能够提供更加稳定的电容，并且能够提供的电容更大。因此，MIM电容仍然得到广泛运用。

MIM电容通常制作在前端器件层上。现有制作MIM电容需要增加相应的结构，后续采用介质层覆盖MIM电容，但是介质层表面会出现隆起。介质层表面会出现隆起则会进一步造成后续在刻蚀介质层形成接触孔时，采用的光刻胶残留在介质层上，并且导致后续采用金属填充接触孔后，在平坦化金属层时，介质层上表面上残留金属，最终导致MIM电容可靠性降低。

发明内容

本发明解决的问题是提供一种MIM电容及其形成方法，以提高MIM电容的稳定性能和可靠性。

为解决上述问题，本发明提供一种MIM电容的形成方法，包括：

提供半导体衬底，所述半导体衬底具有前端器件层；

在所述前端器件层上形成第一介质层；

在所述第一介质层内形成凹槽；

在所述凹槽的内壁和所述第一介质层上表面形成第一电极层；

在所述第一电极层上形成第二介质层；

在所述第二介质层上形成第二电极层；

在形成所述第二电极层后，进行平坦化工艺。

可选的，所述凹槽具有相通的第一部分和第二部分，所述第一部分的宽度小于所述第二部分的宽度，所述第一部分位于所述第二部分下方，所述第一部分具有第一底部和第一侧壁，所述第二部分具有第二底部和第二侧壁；所述第一电极层形成在所述第一底部、第一侧壁第二底部和第二侧壁上；所述平坦化工艺保留至少部分厚度位于所述第二底部上的所述第一电极层。

可选的，所述平坦化工艺为化学机械研磨工艺。

可选的，所述化学机械研磨工艺包括第一阶段和第二阶段，所述第一阶段以开始去除或者完全去除位于第二底部上的所述第二介质层为终点。

可选的，所述第一阶段中，所述化学机械研磨工艺对所述第一介质层和第二介质层的研磨速率为第一研磨速率，对所述第一电极层和第二电极层的研磨速率为第二研磨速率，所述第一研磨速率与所述第二研磨速率的比值为0.5:1～2:1。

可选的，所述第二阶段中，所述化学机械研磨工艺对所述第一介质层和第二介质层的研磨速率为第三研磨速率，对所述第一电极层和第二电极层的研磨速率为第四研磨速率，所述第三研磨速率与所述第四研磨速率的比值为2:1～10:1。

可选的，在形成所述第二电极层后，且在进行所述平坦化工艺前，还包括形成填充层的步骤，所述填充层填充满所述凹槽的所述第一部分；在形成所述填充层后，进行所述平坦化工艺。

可选的，所述填充层的厚度为

可选的，所述填充层的材料为氮氧化硅或者氮化硅。

可选的，在所述平坦化工艺之后，还包括在所述平坦化工艺得到的表面上形成第三介质层的步骤。

可选的，所述第三介质层的厚度为

可选的，所述第二底部的宽度在0.1μm以上。

可选的，在所述前端器件层上形成第一介质层之前，还包括在所述前端器件层上形成刻蚀停止层的步骤，所述第一介质层形成在所述刻蚀停止层上。

可选的，所述第一电极层的材料为TaN、Al、Cu、Ti和TiN的其中一种或者任意多种，所述第二电极层的材料为TaN、Al、Cu、Ti和TiN的其中一种或者任意多种。

为解决上述问题，本发明还提供了一种MIM电容，包括：

半导体衬底，

位于所述半导体衬底上的前端器件层，

位于所述前端器件层上的第一介质层，所述第一介质层具有凹槽；

还包括：

位于所述凹槽内壁的第一电极层；

位于所述凹槽中所述第一电极层内壁的第二介质层；

位于所述凹槽中所述第二介质层内壁的第二电极层。

可选的，所述第一电极层还至少部分位于所述第一介质层上表面，并且位于所述第一介质层上表面的所述第一电极层宽度在0.1μm以上。

可选的，还包括位于所述凹槽中所述第二电极层内壁且填充满所述凹槽的填充层。

可选的，还包括位于所述前端器件层与所述第一介质层之间的刻蚀停止层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，提供具有前端器件层的半导体衬底，然后在所述前端器件层上形成第一介质层，并在第一介质层内形成凹槽，之后将第一电极层、第二介质层和第二电极层均形成在凹槽内，再进行平坦化工艺，从而使得构成MIM电容的第一电极层、第二介质层和第二电极层具有共同的平齐表面，并且此平齐表面也与第一介质层的上表面齐平。因此，后续形成的第三介质层覆盖第一电极层、第二介质层、第二电极层和第一介质层时，第三介质层表面不会出现隆起，进而保证在第三介质层中刻蚀接触孔时，所采用光刻胶不会残留在第三介质层上。同样的，由于第三介质层表面平坦，在平坦化填充接触孔的金属时，第三介质层上表面也不会残留金属，从而最终提高MIM电容的稳定性能和可靠性。

进一步，凹槽具有相通的第一部分和第二部分，第一部分的宽度小于第二部分的宽度，第一部分位于第二部分下方，第一部分具有第一底部和第一侧壁，第二部分具有第二底部和第二侧壁；第一介质层形成在第一底部、第一侧壁第二底部和第二侧壁，平坦化工艺保留至少部分厚度位于第二底部上的第一电极层。位于第二底部上的剩余第一电极层保证了第一电极层后续连接接触插塞时具有足够的接触面积，从而极大地方便了后续接触插塞与第一电极层的连接工艺。

附图说明

图1至图4是现有MIM电容的形成方法各步骤对应结构示意图；

图5至图12是本发明实施例所提供的MIM电容的形成方法各步骤对应结构示意图。

具体实施方式

正如背景技术所述，现有方法中，形成MIM电容时，介质层表面会出现隆起，具体请参考图1至图4。

请参考图1，提供半导体衬底(未示出)，所述半导体衬底上具有前端器件层101。前端器件层101上具有插塞(未标注)和互连线(未标注)等结构。

请继续参考图1，在前端器件层101和互连线上形成刻蚀停止层111，在刻蚀停止层111上形成第一电极层113，在第一电极层113上形成介质层115，在介质层115上形成第二电极层117，在第二电极层117上形成底部抗反射层119，并在底部抗反射层119上形成图案化的光刻胶层121。

请参考图2，以图1中的光刻胶层121为掩膜，刻蚀底部抗反射层119和第二电极层117，并露出介质层115的表面，保留位于光刻胶层121下方的剩余底部抗反射层119a和第二电极层117a。

请参考图3，去除图2所示剩余底部抗反射层119a，并形成保护层123覆盖剩余第二电极层117a和介质层115的表面，再形成光刻胶层125覆盖位于第二电极层117a上方的保护层123，光刻胶层125的宽度大于第二电极层117a的宽度，因此光刻胶层125两侧还分别覆盖部分直接位于介质层115上方的部分保护层123。

请参考图4，以图3所示光刻胶层125为掩模，刻蚀保护层123、介质层115和第一电极层113，直至暴露刻蚀停止层111，从而保留位于光刻胶层125下方的保护层123a、介质层115a和第一电极层113a，并形成保护层127覆盖保护层123a、第二电极层117a、介质层115a和第一电极层113a。

请继续参考图4，形成介质层129覆盖保护层127和刻蚀停止层111，并在介质层129上形成保护层131。

然而，由于第一电极层113a、介质层115a、第二电极层117a、保护层123a和保护层127全部形成在平坦的刻蚀停止层111上，因此它们整体构成一个厚度较大的凸起结构，而覆盖它们的介质层129表面出现隆起，同时，位于介质层129上的保护层131表面也出现隆起。介质层129表面会出现隆起则会进一步造成后续在刻蚀介质层形成接触孔时，采用的光刻胶残留在介质层上，并且导致后续采用金属填充接触孔后，在平坦化金属层时，介质层上表面上残留金属。

为此，本发明提供一种新的MIM电容的形成方法，所述方法提供具有前端器件层的半导体衬底，然后在所述前端器件层上形成第一介质层，并在第一介质层内形成凹槽，之后将第一电极层、第二介质层和第二电极层均形成在凹槽内，再进行平坦化工艺，从而使得构成MIM电容的第一电极层、第二介质层和第二电极层具有共同的平齐表面，并且此平齐表面也与第一介质层的上表面齐平。因此，后续形成的第三介质层覆盖第一电极层、第二介质层、第二电极层和第一介质层时，第三介质层表面不会出现隆起，进而保证在第三介质层中刻蚀接触孔时，所采用光刻胶不会残留在第三介质层上。同样的，由于第三介质层表面平坦，在平坦化填充接触孔的金属时，第三介质层上表面也不会残留金属，从而最终提高MIM电容的稳定性能和可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种MIM电容的形成方法，请结合参考图5至图12。

请参考图5，提供半导体衬底(未示出)，所述半导体衬底具有前端器件层201。

本实施例中，所述半导体衬底为硅衬底。在本发明的其它实施例中，所述半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他半导体衬底。

本实施例中，前端器件层201中可以具有各有源器件(未示出)，例如MOS晶体管等，也可以具有各无源器件(未示出)，例如电阻等。前端器件层201上具有插塞(未标注)和互连线(未标注)等结构。

请继续参考图5，在前端器件层201上形成刻蚀停止层209。

本实施例中，刻蚀停止层209的材料可以为氮化硅、掺氮的碳化硅(NDC)或者掺氧的碳化硅(ODC)等，并且刻蚀停止层209可以为单层结构，也可以为多层复合结构。

请继续参考图5，在刻蚀停止层209上形成第一介质层211。此时第一介质层211形成在前端器件层201上方。

本实施例中，前端器件层201与第一介质层211之间具有刻蚀停止层209。刻蚀停止层209有助于后续采用刻蚀工艺形成凹槽的过程中，相应的刻蚀工艺能够及时和准确地停止，而不对其它结构造成破坏。

需要说明的是，在本发明的其它实施例中，也可以不必形成刻蚀停止层，而在前端器件层上直接形成第一介质层。

本实施例中，第一介质层211的材料可以为氧化硅。第一介质层211的厚度决定后续形成的MIM电容结构的整体厚度。由于第一介质层211的大部分厚度是通过后续的平坦化工艺去除掉，并考虑到后续形成的电极层以及电极层之间介质层的台阶覆盖能力通常在30％以上(台阶覆盖能力越大，第一介质层211所需要厚度越小，但台阶覆盖能力最大仅为95％)，本实施例控制第一介质层211的初始形成厚度至少在6倍MIM电容结构(此MIM电容结构指两个电极层及两个电极层中的介质层)的厚度以上。

请参考图6，在第一介质层211内形成第一凹槽213。

本实施例中，第一凹槽213在图6所示的剖面图中呈矩形，并且第一凹槽213底部暴露刻蚀停止层209。

请参考图7，继续刻蚀图6所示第一凹槽213两侧的部分第一介质层211，以在第一介质层211内形成第二凹槽215。

本实施例中，第二凹槽215具有相通的第一部分2151和第二部分2152，第一部分2151的宽度小于第二部分2152的宽度，第一部分2151位于第二部分2152下方。第一部分2151具有第一底部2151a和第一侧壁2151b，第二部分2152具有第二底部2152a和第二侧壁2152b。

如图7所示，形成这种具有两个底部的第二凹槽215的好处是：在形成完整的MIM电容结构之后，MIM电容的第一电极层可以保留足够的接触面积与后续形成的接触插塞连接，其原因本说明书将在图11相应内容中进一步说明。而如果仅形成第一凹槽213，虽然可以简化工艺，但是后续形成的接触插塞与第一电极层的连接较难控制。

本实施例中，第二底部2152a的宽度W1可以控制在0.1μm以上，例如具体可以为0.1μm、0.2μm、0.5μm、1.0μm、2.0μm或者2.5μm以上等。当第二底部2152a的宽度W1在0.1μm以上时，可以保证MIM电容的第一电极层可用于与接触插塞连接的接触面积较大。

本实施例中，刻蚀第一凹槽213的方法可以为干法刻蚀。本实施例采用形成第一凹槽213，再刻蚀第一凹槽213两侧的部分第一介质层211，从而形成第二凹槽215的方式，相当于先形成了第二凹槽215的第一部分2151，再形成第二凹槽215的第二部分2152。这是因为，考虑到无论是第一部分2151还是第二部分2152，其特征尺寸均较大先形成第一部分2151有利于提高对准精度，并且有利于相应的平坦化工艺。

需要说明的是，在本发明的其它实施例中，也可以先形成第二凹槽的第二部分，再形成第二凹槽的第一部分。即本发明对形成第二凹槽的过程不作限定。

请参考图8，在图7所示第二凹槽215的内壁上形成第一电极层217。由于第二凹槽215的内壁包括第一底部2151a、第一侧壁2151b、第二底部2152a和第二侧壁2152b，因此，第一电极层217具体形成在第一底部2151a、第一侧壁2151b、第二底部2152a和第二侧壁2152b上。并且图8中，第一电极层217还部分形成在第一介质层211上表面上。

本实施例中，第一电极层217的材料可以为TaN、Al、Cu、Ti和TiN的其中一种或者任意多种。第一电极层217可以为单层结构，也可以为多层复合结构，例第一电极层217如可以为两层或三层的复合结构。第一电极层217的形成工艺可以为化学气相沉积法(CVD)。

请继续参考图8，在第一电极层217上形成第二介质层219。

本实施例中，第二介质层219的材料可以为氮化硅或者氧化硅，第二介质层219也可以为单层结构或者多层复合结构。第二介质层219的形成工艺可以为化学气相沉积法。

本实施例中，第二介质层219的厚度决定整个MIM电容的大小，因此，第二介质层219可以按照MIM电容的设计需求设定不同的厚度。例如，常用的MIM电容的电容大小有1.0f(femto)F、1.5fF和2.0fF，当采用氧化硅作为第二介质层219的材料时，第二介质层219的厚度可以分别对应为 和当采用氮化硅作为第二介质层219的材料时，如果MIM电容的电容为2.0fF，则第二介质层219的厚度可以为同时，第二介质层219的厚度会导致MIM电容的整体厚度变化，从而导致第二凹槽215两个部分(即第一部分2151和第二部分2152，请参考图7)的深度相应变化。因此，在具体刻蚀形成第二凹槽215的过程中，可根据最终所需要形成的MIM电容的电容大小计算出第二介质层219的厚度，进而计算出第二凹槽215两个部分的深度。

请继续参考图8，在第二介质层219上形成第二电极层221。

本实施例中，第二电极层221的材料可以为TaN、Al、Cu、Ti和TiN的其中一种或者任意多种。第二电极层221可以为单层结构，也可以为多层复合结构，例如第二电极层221可以为两层或三层的复合结构。第二电极层221的形成工艺可以为化学气相沉积法。

请继续参考图8，在第二电极层221上形成填充层223，填充层223填充满凹槽。

本实施例中，填充层223的材料可以为氮氧化硅或者氮化硅。填充层223的厚度可以为填充层223除了用于填充满第二凹槽215的第一部分2151外，还用于后续平坦化过程中降低不同材质的平坦化选择比。由于它对于其他材质选择比较高，所以经过平坦化后，填充层223会略高出其他材质。但是由于填充层223整体厚度很薄，仅为因此在被平坦化后形成的厚度较大的介质层覆盖之后，此介质层表面仍然会保持平坦。

请结合参考图9至图11，在形成填充层223后，进行平坦化工艺。

本实施例的平坦化工艺具体可以为化学机械研磨工艺，所述化学机械研磨工艺可以包括第一阶段和第二阶段。

请参考图9，所述化学机械研磨工艺的第一阶段进行至开始去除第二介质层219。

本实施例中，所述化学机械研磨工艺第一阶段时，化学机械研磨工艺对第一介质层211和第二介质层219的研磨速率为第一研磨速率，对第一电极层217和第二电极层221的研磨速率为第二研磨速率，第一研磨速率与第二研磨速率的比值为0.5:1～2:1。将第一研磨速率与第二研磨速率的比值控制在0.5:1～2:1，可以精确控制化学机械研磨工艺的对各层结构的研磨速率，并且降低平坦化工艺的难度。具体的，为了使第一研磨速率与第二研磨速率的比值控制在0.5:1～2:1，本实施例可以通过调整研磨液的组分实现。

请参考图10，所述化学机械研磨工艺的第一阶段以完全去除位于第二底部上的第二介质层219为终点。

第二阶段中，化学机械研磨工艺对第一介质层211和第二介质层219的研磨速率为第三研磨速率，对第一电极层217和第二电极层221的研磨速率为第四研磨速率，第三研磨速率与第四研磨速率的比值为2:1～10:1。将第三研磨速率与第四研磨速率的比值控制在2:1～10:1，上的是为了保证电极层(包括第一电极层217和第二电极层221)的完整度，即保证平坦化后电极层厚度的前提下，电极层与各非电极层(包括第一介质层211和填充层223等)的上表面基本齐平。

需要说明的是，在本发明的其它实施例中，所述化学机械研磨工艺的第一阶段也可以以刚开始去除第二介质层为终点。

请参考图11，化学机械研磨工艺的第二阶段研磨至去除位于第二底部上的第二介质层219，并且化学机械研磨工艺保留至少部分厚度位于第二底部上的第一电极层217。

本实施例中，保留至少部分厚度位于第二底部上的第一电极层217，此部分位于第二底部上的剩余第一电极层217保证了第一电极层217后续连接接触插塞时具有足够的接触面积，从而极大地方便了后续接触插塞与第一电极层217的连接工艺。而如果简化工艺，仅形成第一凹槽213(请参考图6)，后续第一电极层217与接触插塞的连接较难控制。

本实施例中，由于第二凹槽215中第二部分2152的宽度W1(请参考图7)在0.1μm以上，因此，此部分位于第二底部上的剩余第一电极层217的宽度W2也在0.1μm以上。

请参考图12，在平坦化工艺之后，还包括在平坦化工艺得到的表面上形成第三介质层225的步骤。

本实施例中，第三介质层225的厚度可以为正如前面所述，填充层223较难在平坦化工艺中去除，因此，平坦化工艺之后，填充层223通常会略微高于其它材质的结构，如图11所示。但是，由于填充层223本身初始形成厚度仅为在平坦化后，填充层223已基本与其它材质的上表面齐平。并且第三介质层225的厚度达到因此，所形成的第三介质层225上表面不会受填充层223的影响，即第三介质层225的上表面会保持平坦。

本实施例所提供的MIM电容的形成方法中，提供具有前端器件层201的半导体衬底，然后在所述前端器件层201上形成第一介质层211，并在第一介质层211内形成第二凹槽215，之后将第一电极层217、第二介质层219和第二电极层221均形成在第二凹槽215内，再进行平坦化工艺，从而使得构成MIM电容的第一电极层217、第二介质层219和第二电极层221具有共同的平齐表面而位于第二凹槽215的第一部分2151中(请结合参考图7和图11)，并且此平齐表面也与第一介质层211的上表面齐平。因此，后续形成的第三介质层225覆盖第一电极层217、第二介质层219、第二电极层221和第一介质层211时，第三介质层225表面不会出现隆起，进而保证在第三介质层225中刻蚀接触孔时，所采用光刻胶不会残留在第三介质层225上。同样的，由于第三介质层225表面平坦，在平坦化填充接触孔的金属时，第三介质层225上表面也不会残留金属，从而最终提高MIM电容的稳定性能和可靠性。

此外，第二凹槽215具有相通的第一部分2151和第二部分2152，第一部分2151的宽度小于第二部分2152的宽度，第一部分2151位于第二部分2152下方，第一部分2151具有第一底部和第一侧壁，第二部分2152具有第二底部和第二侧壁；第一介质层211形成在第一底部、第一侧壁第二底部和第二侧壁，平坦化工艺保留至少部分厚度位于第二底部上的第一电极层217。位于第二底部上的剩余第一电极层217保证了第一电极层217后续连接接触插塞时具有足够的接触面积，从而极大地方便了后续接触插塞与第一电极层217的连接工艺。

本发明实施例还提供了一种MIM电容，所述MIM电容可以采用本发明前述实施例所提供的形成方法形成，因此，可参考图12。

请参考图12，所述MIM电容包括半导体衬底，位于半导体衬底上的前端器件层201，位于前端器件层201上的第一介质层211，所述MIM电容还包括位于所述前端器件层201与所述第一介质层211之间的刻蚀停止层209。

请继续参考图12，第一介质层211具有凹槽(未示出，请结合参考图7中第二凹槽215的第一部分2151)，位于凹槽中壁的第一电极层217，位于凹槽中电极层内壁的第二介质层219，位于凹槽中第二介质层219内壁的第二电极层221，以及位于第二电极层221上且填充满凹槽的填充层223。本实施例中，凹槽的内壁指凹槽的底部和侧壁，而各层结构的内壁指各层结构形成在凹槽后，其在凹槽中构成的底部和侧壁。

本实施例中，第一电极层217还至少部分位于第一介质层211上表面，并且位于第一介质层211上表面的第一电极层217宽度在0.1μm以上(此宽度如图11中的宽度W2所示)。由于第一电极层217存在位于第一介质层211上表面且宽度在0.1μm以上的部分，因此，后续的接触插塞可以利用此部分宽度的第一电极层217进行连接，从而使第一电极层217容易与接触插塞进行连接。

本实施例中，第一介质层211、第一电极层217和填充层223上方还可以具有第三介质层225。第三介质层225的厚度可以为由于第一介质层211、第一电极层217和填充层223表面基本齐平，并且第三介质层225本身厚度较大，因此，第三介质层225覆盖所述各结构之后，其上表面会保持平坦。而当第三介质层225上表面平坦时，后续刻蚀第三介质层225形成接触孔，并在接触孔中形成连接第一电极层217和第二电极层221的接触插塞的过程中，不会出现光刻胶残留，或者第三介质层225表面残留金属的情况，提高了MIM电容的稳定性能和可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种MIM电容的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有前端器件层；

在所述前端器件层上形成第一介质层；

在所述第一介质层内形成凹槽，所述凹槽具有相通的第一部分和第二部分，所述第一部分的宽度小于所述第二部分的宽度，所述第一部分位于所述第二部分下方，所述第一部分具有第一底部和第一侧壁，所述第二部分具有第二底部和第二侧壁；

在所述凹槽的内壁和所述第一介质层上表面形成第一电极层，所述第一电极层形成在所述第一底部、第一侧壁第二底部和第二侧壁上；

在所述第一电极层上形成第二介质层；

在所述第二介质层上形成第二电极层；

在形成所述第二电极层后，进行平坦化工艺，所述平坦化工艺保留至少部分厚度位于所述第二底部上的所述第一电极层。

2.如权利要求1所述的MIM电容的形成方法，其特征在于，所述平坦化工艺为化学机械研磨工艺。

3.如权利要求2所述的MIM电容的形成方法，其特征在于，所述化学机械研磨工艺包括第一阶段和第二阶段，所述第一阶段以开始去除或者完全去除位于第二底部上的所述第二介质层为终点。

4.如权利要求3所述的MIM电容的形成方法，其特征在于，所述第一阶段中，所述化学机械研磨工艺对所述第一介质层和第二介质层的研磨速率为第一研磨速率，对所述第一电极层和第二电极层的研磨速率为第二研磨速率，所述第一研磨速率与所述第二研磨速率的比值为0.5:1～2:1。

5.如权利要求3所述的MIM电容的形成方法，其特征在于，所述第二阶段中，所述化学机械研磨工艺对所述第一介质层和第二介质层的研磨速率为第三研磨速率，对所述第一电极层和第二电极层的研磨速率为第四研磨速率，所述第三研磨速率与所述第四研磨速率的比值为2:1～10:1。

6.如权利要求1所述的MIM电容的形成方法，其特征在于，在形成所述第二电极层后，且在进行所述平坦化工艺前，还包括形成填充层的步骤，所述填充层填充满所述凹槽的所述第一部分；在形成所述填充层后，进行所述平坦化工艺。

7.如权利要求6所述的MIM电容的形成方法，其特征在于，所述填充层的厚度为

8.如权利要求6所述的MIM电容的形成方法，其特征在于，所述填充层的材料为氮氧化硅或者氮化硅。

9.如权利要求6所述的MIM电容的形成方法，其特征在于，在所述平坦化工艺之后，还包括在所述平坦化工艺得到的表面上形成第三介质层的步骤。

10.如权利要求9所述的MIM电容的形成方法，其特征在于，所述第三介质层的厚度为

11.如权利要求1所述的MIM电容的形成方法，其特征在于，所述第二底部的宽度在0.1μm以上。

12.如权利要求1所述的MIM电容的形成方法，其特征在于，在所述前端器件层上形成第一介质层之前，还包括在所述前端器件层上形成刻蚀停止层的步骤，所述第一介质层形成在所述刻蚀停止层上。

13.如权利要求1所述的MIM电容的形成方法，其特征在于，所述第一电极层的材料为TaN、Al、Cu、Ti和TiN的其中一种或者任意多种，所述第二电极层的材料为TaN、Al、Cu、Ti和TiN的其中一种或者任意多种。

14.一种MIM电容，包括：

半导体衬底，

位于所述半导体衬底上的前端器件层，

位于所述前端器件层上的第一介质层，所述第一介质层具有凹槽；

其特征在于，所述凹槽具有相通的第一部分和第二部分，所述第一部分的宽度小于所述第二部分的宽度，所述第一部分位于所述第二部分下方，所述第一部分具有第一底部和第一侧壁，所述第二部分具有第二底部和第二侧壁；

MIM电容还包括：

位于所述凹槽内壁的第一电极层，所述第一电极层形成在所述第一底部、第一侧壁、第二底部和第二侧壁上；

位于所述凹槽中所述第一电极层内壁的第二介质层；

位于所述凹槽中所述第二介质层内壁的第二电极层。

15.如权利要求14所述的MIM电容，其特征在于，所述第一电极层还至少部分位于所述第一介质层上表面，并且位于所述第一介质层上表面的所述第一电极层宽度在0.1μm以上。

16.如权利要求14所述的MIM电容，其特征在于，还包括位于所述凹槽中所述第二电极层内壁且填充满所述凹槽的填充层。

17.如权利要求14所述的MIM电容，其特征在于，还包括位于所述前端器件层与所述第一介质层之间的刻蚀停止层。