TWI524505B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI524505B
TWI524505B TW102111826A TW102111826A TWI524505B TW I524505 B TWI524505 B TW I524505B TW 102111826 A TW102111826 A TW 102111826A TW 102111826 A TW102111826 A TW 102111826A TW I524505 B TWI524505 B TW I524505B
Authority
TW
Taiwan
Prior art keywords
substrate
capacitor
layer
forming
semiconductor device
Prior art date
Application number
TW102111826A
Other languages
English (en)
Other versions
TW201344884A (zh
Inventor
張俊華
鄭心圃
葉德強
侯上勇
邱文智
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201344884A publication Critical patent/TW201344884A/zh
Application granted granted Critical
Publication of TWI524505B publication Critical patent/TWI524505B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其製造方法
本揭露係有關於半導體裝置，且特別是有關於一種使用中介層作為元件之半導體裝置封裝體及其製造方法。
半導體裝置應用於各種電子產品上，例如個人電腦、手機、數位相機、及其他電子裝置。半導體產業透過持續微縮最小元件尺寸使更多的元件能被整合限定的區域中，以持續增加各種電子元件(例如電晶體、二極體、電阻器、電容等)的積體密度。於某些應用中，更小的電子組件需要尺寸更小的封裝體，使用比先前更小的封裝面積。三維積體電路(3DIC)係為已發展的小尺寸封裝體的其中一種。於3DIC中，兩晶片或IC係相互接合，且在中介層上的晶片銲墊與接觸墊之間形成電性連接。
在此種情況下，電源線與訊號線可穿過中介層，自中介層的一端連接至中介層另一端上的晶片或其他電性連結。中介層也可包含被動元件，例如去耦合電容。電流從電源供應端流經電源線、邏輯匣，最後接地。在邏輯匣轉換時，電流可能在一短暫時間內產生大量變化。在電流轉換時，去偶合電容可用以吸收這些短時脈衝波形干擾(glitches)。去偶合電容可作為電荷儲存器，維持供應端至接地之間的電壓恆定，避免供應電壓的瞬間下降。
本揭露係提供一種半導體裝置之製造方法，包括：提供一基板；形成一電容於此基板之一表面上；以及形成一或多層金屬層於此電容上，且此電容係位於一最低的連接層下方。
本揭露亦提供一種半導體裝置之製造方法，包括：提供一基板；形成一貫穿孔，自此基板之一表面延伸至此基板中；形成一電容於此基板之一表面上，此電容具有一上電極及一下電極；形成一第一介電層於此基板及此電容上；以及形成複數個導電元件於此介電層中，此些導電元件延伸穿透此介電層至對應地與此下電極、此上電極及此貫穿孔連接。
本揭露更提供一種半導體裝，包括：一基板；一最低層的金屬層覆於此基板上；以及一電容位於此基板及此最低層的金屬層之間。
為讓本揭露之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
102‧‧‧基板
104‧‧‧開口
106‧‧‧襯層
210‧‧‧貫穿孔
312‧‧‧第一蝕刻停止層
314‧‧‧下電極材料層
316‧‧‧電容介電材料層
318‧‧‧上電極材料層
418‧‧‧電容
420‧‧‧下電極
422‧‧‧電容介電層
424‧‧‧上電極
530‧‧‧第一絕緣層
532‧‧‧第二蝕刻停止層
534‧‧‧第二絕緣層
640‧‧‧第一金屬層
642‧‧‧通孔
第1~6圖顯示為依照本發明一實施例之半導體裝置之製造方法於各種中間階段之剖面圖。
本揭露接下來將會提供許多不同的實施例以實施本揭露中不同的特徵。值得注意的是，這些實施例提供許多可 行之發明概念並可實施於各種特定情況。然而，在此所討論之這些特定實施例僅用於舉例說明，但非用於限定本揭露之範圍。
本揭露之實施例係有關於使用中介層作為元件之半導體裝置封裝體，例如3DIC。在此，亦將描述一新穎方法製造來中介層，該中介層可具有電容形成於其上，例如金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容、去耦合電容。
首先，參見第1圖，其顯示依照本揭露一實施例之基板102之剖面圖。基板102可為任意基板，例如矽基板、1/2/1層疊基板或4層基板、陶瓷基板或其他類似基板。在此討論之實施例中所特別描述的中介層是用以安裝到一個或多個積體電路上，然而，在其他實施例中亦可將本揭露應用至其他方面。
一或多個開口，例如開口104，形成於基板102中。如下文詳述，隨後將填充導電材料至開口104中，以形成貫穿孔(through vias)。如第1圖所示，在一實施例中，開口104部分延伸至基板102中。於隨後的製程中，可自基板102之背端作薄化，以暴露出貫穿孔並形成電性連接。
開口104可由例如蝕刻、研磨、雷射技術或前述之組合形成，及/或自基板102之上表面形成類似的凹陷。例如，在一實施例中，可使用光學微影技術。一般而言，光學微影技術包含沉積光阻材料，接著對其作遮蔽(masked)、曝光、顯影，因而僅暴露出基板102欲形成開口104之區塊。在將光阻圖案化後，可進行蝕刻製程以在基板102中形成開口104，如第1圖所示。在一實施例中，如基板102包含矽中介層，蝕刻過程可為 濕蝕刻、乾蝕刻、非等方向性蝕刻或等方向性蝕刻。待開口104形成後，可以例如灰化製程移除光阻材料。
待開口104形成後，可沉積一襯層106於基板102表面上，其可以例如化學氣相沉積(CVD)、、原子層沉積(ALD)、物理氣相沉積(PVD)、熱氧化法、前述之組合、及/或其類似方法形成。襯層可包含氧化物，例如二氧化矽，或是包含氮化物，例如氮化矽(Si3N4)、碳化矽、氮氧化矽、氮化鈦或其他介電材料。
參見第2圖，在一實施例中，開口104(參見第1圖)中係填有導電材料，因而形成貫穿孔210。貫穿孔210可藉由沉積一導電材料層於襯層106及開口104上形成。導電材料可經由電化學電鍍、化學氣相沉積、原子層沉積、物理氣相沉積、前述之組合或其類似方法形成。導電材料例如包含銅、鎢、鋁、銀、金、前述之組合、及/或其類似物。多餘的導電材料可使用襯層106作為阻障層，以例如化學機械研磨之平坦化製程予以移除，因而形成如第2圖所示的貫穿孔210。
第3圖顯示形成第一蝕刻停止層312及隨後將被圖案化形成MIM電容之材料層。在一實施例中，材料層可例如為下電極材料層314、電容介電材料層316及上電極材料層318。第一蝕刻停止層312將於隨後製程中，例如形成與貫穿孔210電性連接的製程，提供蝕刻阻障功能，並作為一個介於隨後形成之電容及基板102之間的額外的隔離層。在一實施例中，第一蝕刻停止層312可由介電材料形成，例如含矽材料、含氮材料、含氧材料、含碳材料、或其他類似物。
接著，形成下電極材料層314於第一蝕刻停止層312上。下電極材料層314可包含一導電材料層，例如氮化鉭、氮化鈦或其類似物。
電容介電材料層316係形成如第3圖之下電極材料層314上。在一實施例中，電容介電材料層316可包含介電常數高於二氧化矽之高介電常數介電材料，例如氧化鋯、氧化鉿、氮化矽、鈦酸鍶鋇(BST)或其他材料。上電極材料層318形成於電容介電材料層316上，並可包含與下電極材料層314相似的材料及尺寸。
第4圖顯示為，在一實施例中，將電容418之下電極材料層314、電容介電材料層316及上電極材料層318圖案化，以使其各自形成電容418之下電極420、電容介電層422及上電極424。在一實施例中，電容418包含MIM電容，或可包含其他種類的電容。下電極材料層314、電容材料層316及上電極材料層318可由一或多道光學微影及蝕刻製程予以圖案化。例如，可使用第一光學微影製程圖案化用於下電極420之第一罩幕，接著可使用一或多道蝕刻製程圖案化下電極材料層314、電容材料層316及上電極材料層318。隨後，可使用光學微影製程圖案化第二罩幕，使其具有對應於上電極424之形狀。第二罩幕接著可用於一或多道蝕刻製程中，以圖案化上電極材料層318及電容介電層316。
在第4圖所示之實施例中，下電極420係延伸超過上電極424的側邊界。在此情況下，可依照如下詳述之內容形成與下電極之電性接觸。
參見第5圖，其顯示形成第一絕緣層530、第二蝕刻停止層532、第二絕緣層534於電容418上。第一絕緣層530、第二蝕刻停止層532、第二絕緣層534可作為介電層，隨後形可於其中形成多層金屬層。第一絕緣層530及第二絕緣層534可包含介電層或低介電常數介電層。例如，在一實施例中，第一絕緣層530及第二絕緣層534可包含二氧化矽、磷矽玻璃(BPSG)、四乙氧基矽氧烷(TE0S)、高密度電漿沉積氧化物、旋塗式玻璃、未摻雜之玻璃、氟摻雜玻璃、Black DiamondTM、或其他絕緣材料。第一絕緣層530及第二絕緣層534可由相同或不同的材料形成。
第二蝕刻停止層532可由與第一絕緣層530及第二絕緣層534具有高蝕刻選擇比之介電材料形成。例如，第二蝕刻停止層532可包含氮化物，例如氮化矽、碳化矽、氮氧化矽、氮化鈦或其他介電材料。
第6圖顯示形成第一金屬層640及將第一金屬層640內連接至基板102上之其他元件之通孔(vias)642。如第6圖所示，第一金屬層640及通孔642提供連接至電容418之通孔及電極之電性連接。對應至第一金屬層640及通孔642的開口可由例如使用雙鑲嵌製程形成於該第一絕緣層530及第二絕緣層534中。沉積導電材料於第一絕緣層530及第二絕緣層534上，以填充該些開口。過剩的導電材料可使用一或多道蝕刻製程或化學機械研磨製程予以移除，形成如第6圖所示之結構。在一實施例中，導電材料係用以形成第一金屬層640及通孔642，例如可包含鋁、銅、前述之組合或其類似物。此外，亦可使用阻障層 及/或襯層。
隨後，亦可進行其他製程步驟，例如，形成額外的金屬層、外部接觸點、薄化基板背端、連接一或多個晶片至基板上、連接基板至另一基板(例如，印刷電路板、其他中介層、封裝基板等)、及其他類似物。
可知的是，在此所揭示的實施例中，係提供一整合於基板(例如中介層)上之電容，其可避免因底下的金屬元件所導致的凸起(hillocks)所產生的問題。例如，當基板上設置電容時，需要一或多個平坦表面供電容形成。金屬層可能會因凸起(hillocks)，而電容形成於這些凸起上可能會導致電壓崩潰(Vbd)之失效，並可能會導致在高密度設計時，電容下方沒有足夠的線路面積。本揭露實施例在此係提供一平坦表面，例如基板或在基板上形成均勻膜層，可減少或避免上述問題。本揭露在此提供之實施例提供之電容係形成於基板上及/或形成於貫穿孔及金屬層之間。
雖然本揭露已舉例多個較佳實施例及其優點如上，然其並非用以限定本揭露，在不脫離本揭露之精神和範圍內，當可任意之更動與潤飾。例如，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可對在此所述的元件、功能、程序及材料作更動與潤飾。再者，本揭露之範圍不限定說明書中所述的特定程序、機器、製造、物質之組合、功能、方法或步驟，所屬技術領域中具有通常知識者應可依本說明書中現有或未來的發展特定程序、機器、製造、物質之組合、功能、方法或步驟，並依現有或未來發展的技術，實 質上進行與依照本揭露所述之實施例相同的功能或達成相同的結果。因此，本揭露之保護範圍應包含這些程序、機器、製造、物質之組合、功能、方法或步驟於其中。
102‧‧‧基板
106‧‧‧襯層
210‧‧‧貫穿孔
312‧‧‧第一蝕刻停止層
418‧‧‧電容
420‧‧‧下電極
422‧‧‧電容介電層
424‧‧‧上電極
530‧‧‧第一絕緣層
532‧‧‧第二蝕刻停止層
534‧‧‧第二絕緣層
640‧‧‧第一金屬層
642‧‧‧通孔

Claims (10)

  1. 一種半導體裝置之製造方法，包括：提供一基板；形成一貫穿孔，自該基板一表面延伸至該基板中；形成一電容於該基板之一表面上；以及形成一或多層金屬層於該電容上，且該電容係位於一最低的連接層下方。
  2. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中該基板包含一矽中介層。
  3. 一種半導體裝置之製造方法，包括：提供一基板；形成一貫穿孔，自該基板之一表面延伸至該基板中；形成一電容於該基板之一表面上，該電容具有一上電極及一下電極；形成一第一介電層於該基板及該電容上；以及形成複數個導電元件於該介電層中，該些導電元件延伸穿透該介電層至對應地與該下電極、該上電極及該貫穿孔連接，該些導電元件為一最低金屬層的一部。
  4. 如申請專利範圍第3項所述之半導體裝置之製造方法，其中該貫穿孔係在形成該電容之該下電極之前形成。
  5. 如申請專利範圍第3項所述之半導體裝置之製造方法，更包含形成一第二介電層於該貫穿孔上，且該形成該電容之步驟包含形成該電容於該第二介電層上。
  6. 一種半導體裝置，包括： 一基板；一最低層的金屬層覆於該基板上；以及一電容位於該基板及該最低層的金屬層之間。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該基板係為一中介層。
  8. 如申請專利範圍第6項所述之半導體裝置，更包含一貫穿孔，自該基板之一第一表面延伸進入該基板中，其中該貫穿孔之一上表面低於該電容之一下表面。
  9. 如申請專利範圍第6項所述之半導體裝置，其中該電容為一金屬-絕緣體-金屬電容，且為一平面電容。
  10. 如申請專利範圍第6項所述之半導體裝置，其中該電容之一下電極延伸超過該電容之一上電極之側邊界。
TW102111826A 2012-04-27 2013-04-02 半導體裝置及其製造方法 TWI524505B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/458,476 US8765549B2 (en) 2012-04-27 2012-04-27 Capacitor for interposers and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201344884A TW201344884A (zh) 2013-11-01
TWI524505B true TWI524505B (zh) 2016-03-01

Family

ID=49462982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111826A TWI524505B (zh) 2012-04-27 2013-04-02 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US8765549B2 (zh)
CN (2) CN103378094A (zh)
TW (1) TWI524505B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878338B2 (en) 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
EP2711984A1 (en) * 2012-09-21 2014-03-26 Nxp B.V. Metal-insulator-metal capacitor formed within an interconnect metallisation layer of an integrated circuit and manufacturing method thereof
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
TWI571185B (zh) 2014-10-15 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI603447B (zh) * 2014-12-30 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
US20160218092A1 (en) * 2015-01-27 2016-07-28 Mediatek Inc. Chip package with embedded passive device
KR20170100198A (ko) 2016-02-25 2017-09-04 삼성전기주식회사 단층 박막 커패시터 및 이의 제조 방법
TWI646653B (zh) * 2017-12-28 2019-01-01 新唐科技股份有限公司 橫向擴散金屬氧化物半導體場效電晶體
CN113451279B (zh) * 2020-03-26 2023-09-12 群创光电股份有限公司 电容器及电子装置
US11495559B2 (en) * 2020-04-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
ATE360896T1 (de) * 2001-04-19 2007-05-15 Imec Inter Uni Micro Electr Herstellung von integrierten abstimmbaren/umschaltbaren passiven mikro- und millimeterwellenmodulen
JP2004128006A (ja) * 2002-09-30 2004-04-22 Fujitsu Ltd 回路基板およびその製造方法
CN100461393C (zh) * 2003-12-30 2009-02-11 中芯国际集成电路制造(上海)有限公司 用于将铜与金属-绝缘体-金属电容器结合的方法和结构
US7268419B2 (en) 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7435627B2 (en) 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
DE102005038219B4 (de) * 2005-08-12 2008-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
TWI326908B (en) 2006-09-11 2010-07-01 Ind Tech Res Inst Packaging structure and fabricating method thereof
WO2008105496A1 (ja) 2007-03-01 2008-09-04 Nec Corporation キャパシタ搭載インターポーザ及びその製造方法
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US8889507B2 (en) * 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
JP4405537B2 (ja) 2007-08-30 2010-01-27 富士通株式会社 キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
CN101577227B (zh) * 2008-05-05 2011-07-06 中芯国际集成电路制造(北京)有限公司 氮化硅薄膜及mim电容的形成方法
CN101789429B (zh) * 2009-01-23 2011-12-07 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容结构及其制造方法
US8604603B2 (en) 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
JP2010278159A (ja) * 2009-05-27 2010-12-09 Renesas Electronics Corp 半導体装置、下層配線設計装置、下層配線設計方法およびコンピュータプログラム
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP

Also Published As

Publication number Publication date
CN110060982B (zh) 2021-12-28
CN110060982A (zh) 2019-07-26
US8765549B2 (en) 2014-07-01
US20130285200A1 (en) 2013-10-31
CN103378094A (zh) 2013-10-30
TW201344884A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
TWI524505B (zh) 半導體裝置及其製造方法
US10153338B2 (en) Method of manufacturing a capacitor
US8748284B2 (en) Method of manufacturing decoupling MIM capacitor designs for interposers
US11810851B2 (en) Semiconductor device and method for manufacturing the same
US8716100B2 (en) Method of fabricating metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
TWI727516B (zh) 半導體裝置及其形成方法
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
TWI602273B (zh) 半導體裝置
CN109712962A (zh) 高速传输互连信号的半导体结构及其制造方法
EP3174094B1 (en) Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof
US10347607B2 (en) Semiconductor devices and methods of manufacture thereof
CN101789390A (zh) 硅导通孔的制造方法与硅导通孔结构
US11848267B2 (en) Functional component within interconnect structure of semiconductor device and method of forming same
US9627468B2 (en) Capacitor structure and method of manufacturing the same
US10439021B2 (en) Capacitor structure
KR100965215B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR101044612B1 (ko) 반도체 소자의 제조 방법
TWI578346B (zh) 電容結構與其形成方法
TW202415276A (zh) 矽電容結構及其製作方法
US9171897B1 (en) Area efficient series MIM capacitor