CN100461393C - 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 - Google Patents
用于将铜与金属-绝缘体-金属电容器结合的方法和结构 Download PDFInfo
- Publication number
- CN100461393C CN100461393C CNB2003101229626A CN200310122962A CN100461393C CN 100461393 C CN100461393 C CN 100461393C CN B2003101229626 A CNB2003101229626 A CN B2003101229626A CN 200310122962 A CN200310122962 A CN 200310122962A CN 100461393 C CN100461393 C CN 100461393C
- Authority
- CN
- China
- Prior art keywords
- layer
- overlying
- metal layer
- copper
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 112
- 239000010949 copper Substances 0.000 title claims abstract description 112
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 109
- 239000003990 capacitor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims description 72
- 239000010410 layer Substances 0.000 claims abstract description 278
- 229910052751 metal Inorganic materials 0.000 claims abstract description 192
- 239000002184 metal Substances 0.000 claims abstract description 192
- 239000011229 interlayer Substances 0.000 claims abstract description 81
- 238000005530 etching Methods 0.000 claims abstract description 65
- 239000003989 dielectric material Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 123
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 229910000831 Steel Inorganic materials 0.000 claims description 22
- 239000010959 steel Substances 0.000 claims description 22
- 238000012856 packing Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 150000004767 nitrides Chemical group 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000003672 processing method Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 150000001879 copper Chemical class 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000002615 epidermis Anatomy 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
一种集成电路器件以及生产这种器件的方法。该器件具有一衬底，例如，硅。在衬底上形成绝缘层。铜金属层覆于该绝缘层上。该器件还具有覆于铜金属层上的刻蚀阻挡层和覆于刻蚀阻挡层上的介电材料夹层。该介电材料夹层具有一上表面。多个层间连接开口形成在介电材料夹层的一个区域内，其从上表面穿过刻蚀阻挡层到铜金属层。该器件在该多个层间连接开口的每一个中填有铜填充材料，以形成由上表面穿过刻蚀阻挡层延伸到铜金属层的多个铜结构。第一隔离金属层覆于多个铜结构的每一个之上，以形成电容器结构的第一电极。绝缘层覆于第一隔离金属层上，以形成电容器结构的绝缘层。该器件有覆于绝缘层上的第二隔离金属层，以形成电容器结构的第二电极。
Description
技术领域
本发明涉及用于半导体制作的集成电路及其加工方法。更具体地说，本发明为集成电路提供了一种用于制作双嵌入式金属互连的电容器结构的方法和器件。仅作为示例来说，此发明已经被应用在用于先进的集成电路器件(例如混合信号器件)上的铜双嵌入式结构。不过，应该认识到本发明具有更广泛的应用范围。例如，本发明可以应用于其他类型的金属层，如钨，铝等等。
背景技术
集成电路或称为“IC”，已由原来的制作在单个硅片上的几个相互连接的器件，发展到数百万个器件。现在集成电路提供的优越性能和复杂程度已远远超过了最初所想象的。为了在复杂性和电路的密度(即，可被包装到指定芯片区域的器件的数量)方面取得提高，对于每一代IC，最小器件线宽(feature)的大小，也称为器件的“几何形态”变得更小。现在的半导体器件的线宽已经被制作到小于1/4微米了。
不断增长中的电路密度已不仅提高了集成电路的复杂程度和性能，而且也为客户提供了更便宜的部件。一套集成电路制造设备可能花费几亿，甚至十几亿美元。每套制造设备有一定的晶片产出量，并且在每片晶片上将会有一定数量的集成电路。因此，通过使集成电路的单个器件更小，更多的器件可以被制作在一片晶片上，这样就可以增加制造设备的产量。要使器件更小是很有挑战性的，因为每一种集成电路加工方法都存在着一个极限。那也就是说，一种给定的加工方法只能处理到某一特定的线宽大小，因此不是加工方法就是器件的设计需要被改变。使更小的线宽大小成为可能的技术的一个例子被称为双嵌入式结构。这样的嵌入式结构常常是用铜材料制成，用于传统集成电路器件的多层互连设计。高速的微处理器已经使用这种嵌入式结构，其他亦如此。
该双嵌入式结构包含第一铜金属层和第二层铜金属层。传统的铜结构在本领域中是广为人知的。虽然这样的结构有许多好处，但仍然有局限性。例如，这样的嵌入式结构本身包含着铜材料，该铜材料转移并造成与邻近的介电材料的问题。因此，隔离金属层应常被用于防止铜接触到介电材料。嵌入式结构同时也很难与例如电容器的其他的器件单元集成。这种电容器的一个例子是被用于某些混合信号集成电路器件上的金属-绝缘体-金属电容器。这些以及其他的一些限制在本说明书中会说明，在以下的陈述中会更详细地描述。
综上所述，可见一种用于加工包括了互连结构的半导体器件的改进技术是很需要的。
发明内容
根据本发明，提供了包括了用于制作半导体器件的方法的技术。更具体地说，本发明提供了用于制作用于例如混合信号器件的集成电路的双嵌入式金属互连的电容器结构的一种方法和器件。仅作为示例，本发明已经被应用在用于先进的集成电路器件的铜双嵌入式结构中。不过，应该认识到本发明具有更广泛的应用范围。例如本发明可以被应用于其他类型的金属层，如钨，铝等。
在一个特定实施例中，本发明提供了一种集成电路器件。该器件具有衬底，例如硅。绝缘层形成覆于该衬底上。铜金属层覆于该绝缘层上。器件还具有覆于铜金属层上的刻蚀阻挡层(例如，氮化硅)和覆于刻蚀阻挡层上的介电材料夹层。介电材料夹层具有一上表面。多个层间连接开口形成于介电材料夹层的一个区域内，该层间连接开口从上表面穿过刻蚀阻挡层到铜层。该器件在多个层间连接开口的每一个中有铜填充材料，用于形成从上表面穿过刻蚀阻挡层延伸到铜金属层的多个铜结构。第一隔离金属层(例如，钛、氮化钛、钽、氮化钽、铝以及任何形成夹层结构的它们的组合物)覆于该多个铜结构的每一个上，用来形成电容器结构的第一电极。绝缘层(例如，氮化硅、二氧化硅和多层结构的电介质)覆于第一隔离金属层之上，用于形成电容器结构的绝缘层。器件具有覆于绝缘层上的第二隔离金属层(例如，钛、氮化钛、钽和氮化钽)，用于形成电容器结构的第二电极。
在本特定实施例的优选实例中，所述绝缘层厚度为大约200到大约1000埃，最好为300到700埃。
在另一个特定实施例中，本发明提供了用于制作集成电路器件结构的方法。该方法包括提供衬底和形成覆于衬底上的绝缘层。该方法形成覆于绝缘层上的铜金属层和形成覆于该铜金属层上的刻蚀阻挡层。介电材料夹层被形成覆于刻蚀阻挡层之上。介电材料夹层包含一上表面。在介电材料夹层的一个区域内形成从上表面穿过刻蚀阻挡层到铜金属层的多个层间连接开口。该方法在多个层间连接开口的每一个中填入铜填充材料，以形成从上表面穿过刻蚀阻挡层延伸到铜金属层的多个铜结构。该方法还形成覆于多个铜结构的每一个上的第一隔离金属层，以形成电容器结构的第一电极。绝缘层被形成覆于第一绝缘金属层上，以形成电容器结构的绝缘层。第二隔离金属层被形成覆于绝缘层上，以形成第二电极。
在另一个特定实施例中，本发明提供了集成电路器件的另一种可选实施例。该器件具有衬底和覆于衬底上的绝缘层。器件具有覆于绝缘层上的铜金属互连层和覆于铜金属互连层上的覆盖层，用来将铜金属互连层与上覆的结构隔离。第一隔离金属层覆于覆盖层之上。第一隔离金属层不与铜互连层接触，用于形成第一电极结构。该器件具有覆于第一金属隔离层之上的绝缘层，用来形成电容器介电结构，并具有覆于绝缘层上的第二隔离金属层，用于形成第二电极结构。刻蚀阻挡层形成覆于第二金属隔离层上，介电材料夹层覆于刻蚀阻挡层上。该介电材料夹层具有一上表层。多个层间连接开口被形成在介电夹层的一个区域内，它们从上表面穿过刻蚀阻挡层到第二金属隔离层上。在多个层间连接开口的每一个中填有铜填充材料，用以形成从上表面穿过刻蚀阻挡层延伸至第二金属隔离层的多个铜结构。上金属层形成覆于该多个铜金属结构上。
在本特定实施例的优选实例中，所述器件为频率范围从大约1MHz或更高开始的混合信号器件。
在本特定实施例的优选实例中，所述覆盖层厚度超过300埃。
在另一个实施例中，本发明提供了一种用于制作集成电路的方法。该方法包括提供衬底并在形成覆于衬底上的绝缘层。该方法还包括形成覆于绝缘体上的铜金属互连层，并形成覆于铜金属互连层上的覆盖层，用来隔离铜金属层和上覆的结构。该覆盖层最好使铜不与铜层形成之后的制程相互发生作用且不对其产生不利影响。该方法包括形成覆于覆盖层上的第一金属隔离层。该隔离金属层不与铜金属互连层相接触，用于构成第一电极结构，尽管在某些区域从隔离金属层到铜可能会有电连接。该方法包括形成覆于第一隔离金属层上的绝缘层，以形成电容器介电结构。第二隔离金属层被形成覆于绝缘层上，用于形成第二电极结构。刻蚀阻挡层被形成覆于第二金属隔离层上。该方法还包括形成覆于刻蚀阻挡层上的介电材料夹层，该介电材料夹层包含一上表面。多个层间连接开口形成于该介电材料夹层的一个区域内，该层间连接开口从上表面穿过刻蚀阻挡层到第二金属绝缘层上。在该多个层间连接开口的每一个中填有铜填充材料，以形成从上表面穿过刻蚀阻挡层延伸至第二金属隔离层的多个铜结构。该方法还形成覆于该多个铜金属结构上的上金属层。
与传统技术相比，通过本发明可以获得很多好处。例如：本技术使用依靠传统技术的加工方法提供了方便。在一些实施例中，该方法提高了在晶片上的每片芯片的良率。另外，该方法提供了一种可以和传统加工工艺兼容的加工方法，而无需大量修改传统的设备和工艺。本发明优选地提供了基本上平整且光滑的第一和第二电极，该电极不会受传统制程的“浅碟问题”的影响。因此，电容量对于广泛的器件和工艺条件来说是可控的。另外，依照不同应用的需要，该电容器结构提供了一种范围从0.5~4毫微微法拉(Fempto Farads)的可靠电容器。该结构也可应用于具有0.25微米或更小的设计规则的器件。根据实施例，一种或更多种上述益处可以被获得。这些以及其他的益处在本说明书中被更详细描述，以下将更具体地说明。
通过参考以下详细的说明和附图，本发明的各种其它目的、特征和优点能被更彻底地理解。
附图说明
图1是一个传统电容器结构的简略侧视图；
图2的是根据本发明实施例的电容器结构的简略侧视图；
图3至5是根据本发明实施例的电容器结构形成过程与结果的简略侧视图；和
图6至8是根据本发明实施例的电容器结构形成过程与结果的简略侧视图。
具体实施方式
根据本发明，提供了包括了用于制作半导体器件的方法的技术。更具体地说，本发明提供了一种用于制作用于例如混合信号器件的集成电路的双嵌入式金属互连的电容结构的方法和器件。仅作为示例，本发明已经被应用在用于先进的集成电路器件的铜双嵌入式结构。不过，应该认识到本发明具有更广泛的应用范围。例如，本发明可以被应用于其他类型的金属层，如钨，铝等等。
图1是一种传统电容结构100的简略侧视图，此图只是一个示例，在这里不应不适当地限制权利要求的范围。一个本领域的普通技术人员会发现很多限制、变形和替代。如所示，传统的电容器结构100包括衬底102，通常是硅衬底，但也可以是其他材料。该衬底包括上覆的绝缘层101。还有一层有图案的金属层103覆于衬底之上。该有图案的金属层通常是铜的，形成电容器结构的底部电极。该结构还包括一层覆于有图案的金属层上的介电层105。该介电层形成电容器的介电体，其位于底部电极板之上。介电层有一层上覆的隔离金属层107，其充当电容器结构的上电极。隔离金属层上面提供有一层上覆的覆盖层109。多个层间连接结构(via structure)111穿过介电夹层115和覆盖层109连接到上电极。所示还有形成于介电层117内的上金属层113，该介电层117位于刻蚀阻挡层119之上。
侧视图还包括了金属互连结构，其包括连接到下金属层127的上金属层121。该下金属层位于覆于衬底之上的下覆绝缘层之上。如图所示，在介电层101内的下金属层也被制造出图案。上覆的介电层105和介电夹层115将上金属层和下金属层隔离。多个层间连接结构125连接上金属层和下金属层。金属互连结构沿电容器结构形成。
许多局限性存在于传统的电容器结构中。例如，由铜制成的下电极103直接与电容器的介电材料相接触。铜经常会转移到介电层上去，使得该层改变其特性。也就是说，这样的层的介电常数常常会被降低或被从铜层扩散到介电层的铜离子所污染。因此，传统的电容器结构制作困难。也就是说，在制作完下电极之后所执行的某些制程，不能和铜制程兼容。这些以及其他的一些局限性在本说明书中说明了，在下文中将作更详细的描述。
图2是一个根据本发明实施例的电容器结构200的简略侧视图。此图仅是一个示例，在这里其不应不适当地限制权利要求的范围。一个本领域的普通技术人员可以发现很多限制、变形和替代。在这个图中使用了与前图相同的标号，但不是限制性的。如图所示，电容器结构200包括衬底102，通常是硅衬底，也可以是其他材料。该衬底包括上覆的隔离层101。有图案的金属层103也覆于该衬底之上。
有图案的隔离金属层201覆于一部分金属层上。如图所指示的那样，有图案的金属层通常用铜，这会导致转移问题。该有图案的隔离金属层防止铜材料扩散到覆于在有图案的金属层上的电容器的介电材料105中。该介电层形成了电容器的介电体，其位于底部电极之上。该介电层有一层上覆的隔离金属层107，其充当电容器结构的上电极。在隔离金属层之上提供有覆盖层109。多个层间连接结构111穿过介电夹层115和覆盖层109连接至上电极。所示还有形成在介电层117内的上金属层113，该介电层117位于刻蚀阻挡层119之上。由此可见，电容器结构就如所示。
该侧视图还包括了含有连接到下金属层127的上金属层121的金属互连结构。下金属层位于覆于衬底之上的下覆绝缘层之上。如图所示，下金属层在介电层101内也被制造出图案。上覆的介电层105和介电夹层115将上金属层和下金属层隔离。层间连接结构125连接上金属层和下金属层。金属互连结构沿电容器结构形成。
有图案的隔离金属层可以使用平板印刷和刻蚀制程来形成图案。在某些实施例中，刻蚀阻挡层应该被形成覆于金属层上，该刻蚀阻挡层可以是铜的。用铜做刻蚀阻挡层可能存在一定的困难。当然，一个本领域的普通技术人员可以发现很多变形、替代和改进。下面提供一种用于本发明实施例的方法和所产生的结构。
根据本发明实施例的一种方法可简单介绍如下：
1.提供一衬底；
2.形成覆于衬底上的绝缘层；
3.形成覆于绝缘层上的铜金属层；
4.形成覆于铜金属层上的刻蚀阻挡层；
5.形成覆于刻蚀阻挡层上的、具有上表面的介电夹层；
6.形成形成于介电夹层一个区域内的、从上表面穿过刻蚀阻挡层到铜金属层的多个层间连接开口；
7.在该多个层间连接开口的每一个中填入铜材料，以形成由上表面穿过刻蚀阻挡层延伸到铜金属层的多个铜结构；
8.形成覆于每一个该多个铜结构的每一个之上的第一隔离金属层，以形成电容器结构的第一电极；
9.形成覆于第一隔离金属层上的绝缘层，以形成电容器结构的绝缘层；
10.形成覆于绝缘层上的第二隔离金属层，以形成第二电极；和
11.根据需要执行其他步骤。
以上顺序的步骤提供了根据本发明实施例的一种方法。还有其他可供选择的方法，其中不背离这里的权利要求的范围，加入某些步骤，移除一个或多个步骤，或者一个或多个步骤按照不同的顺序进行。本发明进一步的详细说明将在本说明书中可以找到，下文中作更详细的描述。
图3至5是根据本发明实施例的电容器结构300形成过程与结果的简略侧视图。这些图仅作为示例，在这里其不应不适当地限制权利要求的范围。一个本领域的普通技术人员可以发现很多限制、变形和替代。如图所示，该方法包括提供一衬底301，例如硅片等，包括绝缘体上的硅。该方法包括形成覆于衬底上的绝缘层303。绝缘层可以包括二氧化硅、氮化硅、任何它们的组合，以及多层结构。
该方法形成覆于绝缘层上的金属层305。该金属层最好是覆于绝缘层上的铜金属层。该铜金属层是使用嵌入式的制程制成的，该制程将铜结合到介电层307内。刻蚀阻挡层309被形成覆于铜金属层上。该刻蚀阻挡层可以包括氮化硅或者其他合适的材料。该方法还形成覆于刻蚀阻挡层上的介电材料夹层315。该介电材料夹层包括一上表面。介电材料夹层可以选自氧化物、氮化物、任何它们的组合、掺杂氧化物，例如BPSG(硼硅化磷玻璃，borophosphosilicaglas)、PSG(硅化磷，phosphosilicaglass)或FSG(氟化硅，fluorinated silicon glass)，以及其他的低介电常数K材料。该方法包括形成形成于介电夹层的一个区域内的层间连接开口311，其从上表面穿过刻蚀阻挡层到铜金属层。在该多个层间连接开口的每一个中填入铜填充材料，从而形成由上表面穿过刻蚀阻挡层延伸到铜金属层的多个铜结构。最好，铜填入层间连接并且任何铜的伸出部分利用化学机械研磨方法被平坦化。该被平坦化的表面为电容器结构的底部电极提供了一个区域319。
该方法最好还形成对应于互连321的结构。这样的互连包括层间连接317，其从表面区域穿过介电夹层和刻蚀阻挡层延伸到铜层。参考图4，该方法包括形成覆于该多个铜结构的每一个之上的第一隔离金属层401，以形成电容器结构的第一电极。隔离金属同时被用于互连结构。该被制造出图案的隔离金属层形成了电容器的第一电极结构。隔离金属层可包括含钽的材料，如氮化钽与钽，含钛的材料，如氮化钛与钛，以及其他替代材料。
该方法还形成覆于第一隔离金属层上的绝缘层403，以形成电容器结构的绝缘层。该绝缘层可以包括二氧化硅、氮化硅、任何它们的组合、多层结构和组合物等。该方法包括形成覆于绝缘层上的第二隔离金属层405，以形成第二电极以及完成电容器结构。该被制造出图案的隔离金属层，形成了电容器的第二电极结构。隔离金属层可包括含钽的材料，如氮化钽与钽，含钛的材料，如氮化钛与钛，以及其他替代材料。
参考图5，该方法还包括形成覆于用于电容器结构和互连结构的第二隔离金属层之上的覆盖层505。覆盖层可以包括任何合适的材料，包括氮化硅(例如，用PECVD(等离子体化学气相沉积，Plasma EnhancedChemical Vapor Deposition)方法得到的氮化物)，以及其他低温的材料。介电材料夹层502被形成覆于覆盖层上。该介电材料夹层包括一个上表面。介电材料夹层可以选自氧化物、氮化物、任何它们的组合、掺杂氧化物，如BPSG、PSG、FSG，以及其他低介电常数K的材料。介电材料夹层被制造出图案，以形成用金属材料填充的层间连接501、503。金属材料可以包括经过平坦化的铜材料。当然，存在很多的变形、替代和改进。
以上顺序的步骤提供了一种根据本发明的一个实施例的方法。同样还有其他可供选择的方法，其中在不背离这里的权利要求的范围情况下，加入某些步骤，移除一个或多个步骤，或者一个或多个步骤按照不同顺序进行。此发明进一步的详细说明可以在本说明书中找到，在下文中将作更详细的描述。
根据本发明实施例的一种方法可以简单介绍如下：
1.提供一衬底，例如，硅片；
2.形成覆于衬底上的绝缘层；
3.形成覆于绝缘层上的铜金属互连层；
4.形成覆于铜金属互连层上的覆盖层，用来隔离铜金属互连层和上层结构；
5.形成第一隔离金属层(即，不与铜金属互连层相接触的第一隔离金属层)，用来形成第一电极结构；
6.形成覆于第一隔离金属层上的绝缘层，以形成电容器介电结构；
7.形成覆于绝缘层上的第二隔离金属层，以形成第二电极结构；
8.形成覆于第二隔离金属层上的刻蚀阻挡金属层；
9.形成覆于刻蚀阻挡层上的介电材料夹层；
10.形成形成于介电夹层的一个区域内的、从上表面穿过刻蚀阻挡层到第二隔离金属层的多个层间连接开口；
11.在该多个层间连接开口的每一个中填入铜填充材料，以形成由上表面穿过刻蚀阻挡层延伸到第二隔离金属层的多个铜结构；
12.形成覆于该多个铜金属结构上的上金属层；
13.根据需要执行其他步骤。
以上顺序的步骤提供了根据本发明实施例的一种方法。同样还有许多其他可供选择的方法，其中在不背离这里的权利要求的范围的情况下，加入某些步骤，移除一个或多个步骤，或者一个或多个步骤按照不同的顺序进行。本发明进一步的详细说明在本说明书中可以找到，在下文中将作更详细的描述。
图6至8是根据本发明实施例的电容器结构600形成过程与结果的简略侧视图。此图仅作为示例，在这里其不应不适当地限制权利要求的范围。一个本领域的普通技术人员可以发现很多限制、变形和替代。如图所示，该方法开始于衬底601，其可以是硅片等。上覆的绝缘层603形成于衬底的表面之上。绝缘层可以是二氧化硅、氮化硅、它们的组合或其他材料。
该方法包括形成覆于绝缘层上的铜金属互连层605。该铜层使用双嵌入式的制程被制出图案。即，铜层形成于绝缘层607中。然后铜层利用化学机械抛光或其它类似的加工方法被平坦化。铜层具有与绝缘层607的表面基本上平齐的表面。该方法形成覆于铜金属互连层上的覆盖层609，用来隔离铜金属互连层和上覆的结构。覆盖层可以是氮化硅层或其他使器件在处理时不会与铜互连层相干扰的材料。
该方法包括形成覆于覆盖层上的第一隔离金属层611。此时，第一隔离金属层是不与铜互连层接触的。由于这样，第一隔离金属层可以使用覆盖层作为刻蚀阻挡层而被制作出图案，刻蚀阻挡层防止铜干扰隔离金属层的刻蚀处理。该有图案的隔离金属层，形成了电容器的第一电极结构。隔离金属层可以包括含钽的材料，如氮化钽与钽，含钛的材料，如氮化钛与钛，以及其他替代材料。
参考图7，该方法包括形成覆于第一隔离金属层上的绝缘层711，用来形成电容器的介电结构。绝缘层可以包括二氧化硅、氮化硅和它们的组合，包括多层结构和组合物等等。该方法包括形成覆于绝缘层上的第二隔离金属层713，以形成电容器的第二电极结构。隔离金属层可以包括含钽的材料，如氮化钽与钽，含钛的材料，如氮化钛与钛，以及其他替代材料。
该方法包括形成覆于第二隔离金属层上的刻蚀阻挡层715(参见图8)。在某些实施例中，刻蚀阻挡层被制造出图案。刻蚀阻挡层可以包括例如氮化硅的材料。参考图8，该方法在刻蚀阻挡层上形成介电材料夹层。该介电材料夹层包括一个平坦的上表面。该方法形成形成于介电材料夹层的一个区域内的、从上表面穿过刻蚀阻挡层到第二隔离金属层的层间连接开口803。该方法每一个层间连接开口内填入铜填充材料，以形成从上表面穿过刻蚀阻挡层延伸到第二隔离金属层的多个铜结构。填充处任何铜的暴露部分最好利用化学机械抛光或类似方法平坦化。该方法形成覆于介电材料和多个铜结构之上的覆盖层807。然后在多个铜金属结构之上且在介电层813内形成上金属层809。该上金属层可以是铜或其他合适的材料。
本电容器结构沿金属互连结构811、805形成，该金属互连结构形成了双嵌入式铜结构。互连结构包括连接隔离金属层611和上金属层811的层间连接805。隔离金属层覆于覆盖层之上。如图所指示那样，层间连接形成于介电层内，并且从金属层延伸到上金属层811。介电层813还具有平坦的表面。在优选实施例中，这样的互连结构与电容器结构同时形成。当然，可能存在有许多替代、变形和改进。
还应认识到的是这里所描述的示例和实施例是仅用于说明目的的，而本领域的技术人员可以根据它们想到各种改进和改变，这些都被包括在本发明的精神与范围和所附权利要求的范围之内。
Claims (18)
1.一种集成电路器件，该器件包括：
衬底；
覆于所述衬底上的绝缘层；
覆于所述绝缘层上的铜金属层；
覆于所述铜金属层上的刻蚀阻挡层；
覆于所述刻蚀阻挡层上的介电材料夹层，所述介电材料夹层包括一上表面；
形成于所述介电材料夹层的一个区域内的、从所述上表面穿过所述刻蚀阻挡层到所述铜金属层的多个层间连接开口；
在所述多个层间连接开口的每一个中的铜填充材料，用于形成从所述上表面穿过所述刻蚀阻挡层延伸到所述铜金属层的多个铜结构；
覆于所述多个铜结构的每一个之上的第一隔离金属层，用于形成电容器结构的第一电极；
覆于所述第一隔离金属层上的绝缘层，用于形成电容器结构的绝缘层；
覆于所述绝缘层上的第二隔离金属层，用于形成第二电极。
2.如权利要求1所述的器件，其中所述绝缘层是氮化硅，所述刻蚀阻挡层是氮化物。
3.如权利要求1所述的器件，其中所述绝缘层厚度为200到1000埃。
4.如权利要求1所述的器件，其中所述绝缘层是由等离子体化学气相沉积法得到的氮化物。
5.如权利要求1所述的器件，其中所述第一隔离金属层和所述第二隔离金属层包括钽材料或钛材料。
6.如权利要求1所述的器件，其中所述电容器结构的电容量范围在0.5到4毫微微法拉。
7.如权利要求1所述的器件还包括覆于所述第二隔离金属层上的金属连接层。
8.如权利要求3所述的器件，其中所述绝缘层厚度为300到700埃。
9.一种集成电路器件，该器件包括：
衬底；
覆于所述衬底上的绝缘层；
覆于所述绝缘层上的铜金属互连层；
覆于所述铜金属互连层上的覆盖层，用于将所述铜金属互连层与上覆的结构隔离；
覆于所述覆盖层上的第一隔离金属层，所述第一隔离金属层不与所述铜金属互连层相接触，用于形成第一电极结构；
覆于所述第一隔离金属层上的绝缘层，用于形成电容器介电结构；
覆于所述绝缘层上的第二隔离金属层，用于形成第二电极结构；
覆于所述第二隔离金属层上的刻蚀阻挡层；
覆于所述刻蚀阻挡层上的介电材料夹层，所述介电材料夹层包括一上表面；
形成于所述介电材料夹层的一个区域内的、从所述上表面穿过所述刻蚀阻挡层到第二隔离金属层的层间连接开口；
所述多个层间连接开口的每一个内的铜填充材料，用于形成从所述上表面穿过所述刻蚀阻挡层延伸到第二隔离金属层的多个铜结构；和
形成于所述多个铜金属结构之上的上金属层。
10.如权利要求9所述的器件，其中所述覆盖层和第一隔离金属层保持电容器绝缘层与铜金属隔离。
11.如权利要求9所述的器件，其中所述覆盖层保持在器件的随后的处理中电容器绝缘层与铜金属隔离。
12.如权利要求9所述的器件，其中所述器件为频率范围从1MHz或更高开始的混合信号器件。
13.如权利要求9所述的器件，其中所述覆盖层为等离子体化学气相沉积法得到的氮化物。
14.如权利要求9所述的器件，其中所述覆盖层厚度超过300埃。
15.一种集成电路器件的制作方法，该方法包括：
提供衬底；
形成覆于所述衬底上的绝缘层；
形成覆于所述绝缘层上的铜金属互连层；
形成覆于所述铜金属互连层上的覆盖层，以将所述铜金属互连层与上层结构隔离；
形成覆于所述覆盖层上的第一隔离金属层，所述第一隔离金属层不与所述铜金属互连层相接触，以形成第一电极结构；
形成覆于所述第一隔离金属层上的绝缘层，以形成电容器介电结构；
形成覆于所述绝缘层上的第二隔离金属层，以形成第二电极结构；
形成覆于所述第二隔离金属层上的刻蚀阻挡层；
形成覆于所述刻蚀阻挡层上的介电材料夹层，所述介电材料夹层包括一上表面；
形成形成于所述介电材料夹层的一个区域内的、从所述上表面穿过所述刻蚀阻挡层到第二隔离金属层的层间连接开口；
在所述多个层间连接开口的每一个中填入铜填充材料，以形成从所述上表面穿过所述刻蚀阻挡层延伸到第二隔离金属层的多个铜结构；并且
形成覆于所述多个铜结构之上的上金属层。
16.如权利要求15所述的方法还包括平坦化所述铜填充材料的暴露部分。
17.如权利要求15所述的方法，其中所述上金属层包括铜材料。
18.一种制作集成电路器件的方法，该方法包括：
提供衬底；
形成覆于所述衬底上的绝缘层；
形成覆于所述绝缘层上的铜金属层；
形成覆于所述铜金属层上的刻蚀阻挡层；
形成覆于所述刻蚀阻挡层上的介电材料夹层，所述介电材料夹层包括一上表面；
形成形成于所述介电夹层的一个区域内的、从所述上表面穿过所述刻蚀阻挡层到所述铜金属层的多个层间连接开口；
在所述多个层间连接开口的每一个中填入铜填充材料，以形成从所述上表面穿过所述刻蚀阻挡层延伸到所述铜金属层的多个铜结构；
形成覆于所述多个铜结构的每一个之上的第一隔离金属层，以形成电容器结构的第一电极；
形成覆于所述第一隔离金属层上的绝缘层，以形成电容器结构的绝缘层；
形成覆于所述第一隔离金属层上的绝缘层上的第二隔离金属层，以形成第二电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101229626A CN100461393C (zh) | 2003-12-30 | 2003-12-30 | 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 |
| US10/773,954 US6853082B1 (en) | 2003-12-30 | 2004-02-06 | Method and structure for integrating metal insulator metal capacitor with copper |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101229626A CN100461393C (zh) | 2003-12-30 | 2003-12-30 | 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1635636A CN1635636A (zh) | 2005-07-06 |
| CN100461393C true CN100461393C (zh) | 2009-02-11 |
Family
ID=34085352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101229626A Expired - Lifetime CN100461393C (zh) | 2003-12-30 | 2003-12-30 | 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6853082B1 (zh) |
| CN (1) | CN100461393C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110060982A (zh) * | 2012-04-27 | 2019-07-26 | 台湾积体电路制造股份有限公司 | 用于中介片的电容器及其制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6916722B2 (en) * | 2002-12-02 | 2005-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to fabricate high reliable metal capacitor within copper back-end process |
| US7944020B1 (en) * | 2006-12-22 | 2011-05-17 | Cypress Semiconductor Corporation | Reverse MIM capacitor |
| JP2009105300A (ja) * | 2007-10-25 | 2009-05-14 | Panasonic Corp | 半導体装置及びその製造方法 |
| US9054109B2 (en) | 2012-05-29 | 2015-06-09 | International Business Machines Corporation | Corrosion/etching protection in integration circuit fabrications |
| US8900990B2 (en) * | 2012-12-31 | 2014-12-02 | Stmicroelectronics, Inc. | System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections |
| US9728719B2 (en) * | 2014-04-25 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Leakage resistant RRAM/MIM structure |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441419B1 (en) * | 1998-03-31 | 2002-08-27 | Lsi Logic Corporation | Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same |
| CN1402326A (zh) * | 2001-08-22 | 2003-03-12 | 矽统科技股份有限公司 | 利用镶嵌制程形成金属电容器的方法及其产品 |
| CN1404126A (zh) * | 2001-08-22 | 2003-03-19 | 矽统科技股份有限公司 | 利用镶嵌制程形成金属电容器的方法及其产品 |
| US20030092259A1 (en) * | 2001-11-13 | 2003-05-15 | Chartered Semiconductors Manufactured Limited | Method to fabricate NIM capacitor using damascene process |
| CN1431698A (zh) * | 2002-01-09 | 2003-07-23 | 中芯国际集成电路制造(上海)有限公司 | 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法 |
| CN1444279A (zh) * | 2002-03-08 | 2003-09-24 | 富士通株式会社 | 半导体器件及其制作方法 |
| CN1459809A (zh) * | 2002-05-22 | 2003-12-03 | 联华电子股份有限公司 | 一种金属－绝缘层－金属电容结构及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313003B1 (en) * | 2000-08-17 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Fabrication process for metal-insulator-metal capacitor with low gate resistance |
-
2003
- 2003-12-30 CN CNB2003101229626A patent/CN100461393C/zh not_active Expired - Lifetime
-
2004
- 2004-02-06 US US10/773,954 patent/US6853082B1/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441419B1 (en) * | 1998-03-31 | 2002-08-27 | Lsi Logic Corporation | Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same |
| CN1402326A (zh) * | 2001-08-22 | 2003-03-12 | 矽统科技股份有限公司 | 利用镶嵌制程形成金属电容器的方法及其产品 |
| CN1404126A (zh) * | 2001-08-22 | 2003-03-19 | 矽统科技股份有限公司 | 利用镶嵌制程形成金属电容器的方法及其产品 |
| US20030092259A1 (en) * | 2001-11-13 | 2003-05-15 | Chartered Semiconductors Manufactured Limited | Method to fabricate NIM capacitor using damascene process |
| US6645810B2 (en) * | 2001-11-13 | 2003-11-11 | Chartered Semiconductors Manufacturing Limited | Method to fabricate MIM capacitor using damascene process |
| CN1431698A (zh) * | 2002-01-09 | 2003-07-23 | 中芯国际集成电路制造(上海)有限公司 | 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法 |
| CN1444279A (zh) * | 2002-03-08 | 2003-09-24 | 富士通株式会社 | 半导体器件及其制作方法 |
| CN1459809A (zh) * | 2002-05-22 | 2003-12-03 | 联华电子股份有限公司 | 一种金属－绝缘层－金属电容结构及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110060982A (zh) * | 2012-04-27 | 2019-07-26 | 台湾积体电路制造股份有限公司 | 用于中介片的电容器及其制造方法 |
| CN110060982B (zh) * | 2012-04-27 | 2021-12-28 | 台湾积体电路制造股份有限公司 | 用于中介片的电容器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6853082B1 (en) | 2005-02-08 |
| CN1635636A (zh) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332428B2 (en) | Metal interconnect structure and method | |
| CN101213641B (zh) | 半导体器件中的mim电容和用于该mim电容的方法 | |
| CN100353542C (zh) | 集成电路与其形成方法与电子组件 | |
| CN100365765C (zh) | 双镶嵌结构中的金属-绝缘体-金属电容结构及制造方法 | |
| US6876028B1 (en) | Metal-insulator-metal capacitor and method of fabrication | |
| US6373087B1 (en) | Methods of fabricating a metal-oxide-metal capacitor and associated apparatuses | |
| WO2012045509A1 (en) | 3d via capacitor with a floating conductive plate for improved reliability | |
| US20070155090A1 (en) | Corresponding capacitor arrangement and method for making the same | |
| US20140334063A1 (en) | Vertical metal insulator metal capacitor | |
| JP2002141417A (ja) | 並列キャパシタの積層構造と製造方法 | |
| KR20020077923A (ko) | 금속-절연체-금속 커패시터를 포함하는 집적 소자 | |
| US20060258111A1 (en) | Process for producing an integrated circuit comprising a capacitor | |
| KR100652298B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조 방법 | |
| US6338999B1 (en) | Method for forming metal capacitors with a damascene process | |
| US6483142B1 (en) | Dual damascene structure having capacitors | |
| US6391713B1 (en) | Method for forming a dual damascene structure having capacitors | |
| KR100815969B1 (ko) | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 | |
| EP1384264B1 (en) | Metal-to-metal antifuse structure and fabrication method | |
| CN100461393C (zh) | 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 | |
| US7169680B2 (en) | Method for fabricating a metal-insulator-metal capacitor | |
| US6504205B1 (en) | Metal capacitors with damascene structures | |
| US11081543B2 (en) | Multi-spheroid BEOL capacitor | |
| CN100419927C (zh) | 制作金属-绝缘体-金属电容的方法 | |
| CN1437246A (zh) | 集成电路之制造方法 | |
| CN100373546C (zh) | 金属-绝缘层-金属电容的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111202 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111202 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp. Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20090211 |
|
| CX01 | Expiry of patent term |