CN100373546C - 金属-绝缘层-金属电容的制作方法 - Google Patents

Abstract

本发明提供一种电容的制作方法。首先提供一基底，且该基底上覆盖有一介电层。接着于该介电层中形成至少一双镶嵌(dualdamascene)开口以及至少一电容开口。随后形成一第一导电层，覆盖于该介电层表面以及该电容开口的侧壁与底部并填满该双镶嵌开口，再于该第一导电层表面形成一绝缘层。接着形成一第二导电层于该绝缘层表面，并填满该电容开口。最后进行一平坦化工艺(planarizationprocess)，去除于该介电层表面的该第二导电层、该绝缘层与该第一导电层，以于该电容开口中形成一电容并于该双镶嵌开口中形成一双镶嵌导体。

Description

金属-绝缘层-金属电容的制作方法

技术领域

本发明涉及一种电容的制作方法，特别是涉及一种金属-绝缘层-金属电容的制作方法。

背景技术

在半导体工艺中，利用金属层、绝缘层、金属层(metal-insulator-metal，MIM)复合式结构所构成的金属电容器已广泛地运用于极大规模集成电路(ultra large scale integration，ULSI)的设计上。因为此种金属电容器具有较低的电阻值(resistance)以及较小的寄生电容(parasitic capacitance)，而且没有空乏区感应电压(induced voltage)偏移的问题，因此目前多采用MIM构造作为金属电容器的主要结构。

请参考图1及图2，图1及图2为现有于一半导体芯片10上制作一金属电容器26的方法示意图。如图1所示，半导体芯片10表面包括一基底11，以及一介电层12设于基底11之上。现有方法是先于半导体芯片10上的介电层12表面形成一铝等金属层所构成的金属下电极(bottom plate)14图案。接着于金属下电极14表面依序沉积一绝缘层以及另一铝金属层，并利用黄光(lithography)及蚀刻工艺定义金属上电极18的图案，以将多余的金属层、绝缘层加以去除，形成内金属绝缘层(inter-metal insulator，IMI)16以及金属上电极18，完成金属电容器26的制作。

如图2所示，接着于该金属电容器26上覆盖一平坦化的内金属介电层(inter-metal dielectric，IMD)20。随后再于内金属介电层20表面涂布(coating)一光致抗蚀剂层(未显示)，并利用一黄光工艺来定义接触洞(via hole)28的位置。之后去除多余部份的光致抗蚀剂层，并以残余的光致抗蚀剂层为掩模进行一干蚀刻工艺，向下蚀刻未被掩模覆盖部份的内金属介电层20，形成接触洞28。最后剥除(strip)残余的光致抗蚀剂层。

然后以溅射(sputtering)方式将接触洞28内填入钨等金属层(未显示)，再利用一回蚀刻或化学机械研磨(chemical mechanical polishing，CMP)工艺将填满于接触洞28内的金属层约略切齐至内金属介电层20表面，以形成接触插塞22。接着再于内金属介电层20表面均匀沉积一金属层(未显示)，并利用一蚀刻工艺，以于接触插塞22顶部表面形成金属导线24。接触插塞22主要用来电连接金属导线24与金属电容器26。

随着集成电路的集成度(integration)增加以及高性能的需求，低电阻的多重金属内连线(multilevel interconnects)的制作便逐渐成为许多半导体集成电路工艺所必须采用的方式。而铜双镶嵌(dual damascene)技术搭配低介电常数材料所构成的金属间介电层(inter metal dielectric，IMD)是目前最受欢迎的金属内连线工艺组合，尤其针对高集成度、高速(high-speed)逻辑集成电路芯片制造以及0.18微米以下的深次微米(deep sub-micro)半导体工艺，铜金属双镶嵌内连线技术在集成电路工艺中已日益重要，而且势必将成为下一世代半导体工艺的标准内连线技术。因此，如何整合铜工艺以应用于具有低电阻的金属内连线以及MIM电容器便是目前研究的重点方向。

发明内容

因此本发明的主要目的在于提供一金属-绝缘层-金属(MIM)电容的制作方法，以利用铜双镶嵌技术所构成的金属结构来改善现有金属电容与导线间的金属效应与整体效能。

根据本发明所揭露的MIM电容的制作方法，其先提供一基底，且该基底上覆盖有一介电层。随后于该介电层中形成至少一双镶嵌开口以及至少一电容开口。其次形成一第一导电层，覆盖于该介电层表面以及该电容开口的侧壁与底部并填满该双镶嵌开口。然后于该第一导电层表面形成一绝缘层，接着形成一第二导电层于该绝缘层表面，并填满该电容开口。最后进行一平坦化工艺，去除于该介电层表面的该第二导电层、该绝缘层与该第一导电层，以于该电容开口中形成一电容并于该双镶嵌开口中形成一双镶嵌导体。

由于本发明提供一利用铜双镶嵌技术来形成金属-绝缘层-金属(MIM)电容的制作方法，因此可有效降低电容与金属导线之间的接触电阻(contactresistance)与整合问题，并大幅简化工艺，提升产品运作效能。

附图说明

图1及图2为现有制作一金属电容器的方法示意图。

图3至图7为形成本发明的金属-绝缘层-金属电容的制作方法示意图。

简单符号说明

10    半导体芯片    11    基底

12    介电层        14    金属下电极

16    金属绝缘层    18    金属上电极

20    内金属介电层  22    接触插塞

24    金属导线      26    金属电容器

28    接触洞        30    半导体芯片

31    基底          33    介电层

34    金属连接层    36    介电层

38    电容开口      40    双镶嵌开口

41    沟槽          39    电容

42    开孔          44    第一导电层

45    绝缘层        46    第二导电层

47    镶嵌导体      48    双镶嵌导体

具体实施方式

请参考图3至图7。图3至图7为形成本发明的金属-绝缘层-金属(MIM)电容的制作方法示意图。

如图3所示，首先提供一半导体芯片30，且半导体芯片30表面包括一基底31，以及一介电层33覆盖于基底31之上。其中，基底31与介电层33中还包括一以双镶嵌(dual damascene)工艺所制备的金属连接层34，用以电连接后续形成的电容与双镶嵌导体与半导体芯片30上的其它元件。随后于介电层36中形成至少一双镶嵌(dual damascene)开口40以及至少一电容开38。值得注意的是，双镶嵌开40及电容开38可利用一般传统制作双镶嵌的方法，如同现有本领域技术人员所熟知，典型的双镶嵌技术包括有：(1)接触窗优先(via-first)工艺；(2)自行对准(self-aligned)工艺；以及(3)沟渠优先(trench-first)工艺。例如，先形成一图案化第一光致抗蚀剂层(未显示)于介电层36上并定义一双镶嵌结构的上层沟槽图案以及双镶嵌开口图案，接着利用一各向异性蚀刻工艺蚀刻一沟槽41与部分的双镶嵌开口40于介电层36中。然后形成一图案化第二光致抗蚀剂层(未显示)于沟槽41上并于沟槽41中定义一开孔42，最后蚀刻开孔42直至金属连接层34表面。除此之外，双镶嵌开口40又可利用一第一光致抗蚀剂层(未显示)于介电层36上定义并蚀刻一开孔42，然后利用一第二光致抗蚀剂层(未显示)于介电层36上定义一沟槽41，并蚀刻沟槽41至介电层36中与蚀刻开孔42至金属连接层34表面，而不局限于上述的方法。

如图4所示，其次形成一第一导电层44，覆盖于介电层36表面以及电容开口38的侧壁与底部并填满双镶嵌开口40。其中，覆盖电容开口38的第一导电层44为本发明的MIM电容的下电极板，且覆盖电容开口38底部的第一导电层44高度低于介电层36的高度。

依据本发明的最佳实施例，第一导电层44为一铜金属层，因此在形成第一导电层44之前，又可先形成一阻挡层(未显示)，覆盖于介电层36表面、电容开口38的侧壁、底部与双镶嵌开口40，以防止铜金属层的铜离子向外迁移(migration)而扩散至介电层36内。其中，该阻挡层可由钽(Ta)、氮化钽(tantalum，TaN)、钛(Ti)、或氮化钛(TiN)等不同组合所组成。随后形成一晶种层(未显示)并覆盖于该阻挡层上，用以附着铜金属层的铜离子于介电层36上。其中该阻挡层与晶种层皆可利用化学气相沉积(CVD)所形成。最后再电镀一铜金属层并覆盖于介电层36表面以及电容开口38的侧壁与底部并填满双镶嵌开口40。

然后如图5所示，于第一导电层44表面形成一绝缘层45，接着再形成一第二导电层46于绝缘层45表面，并填满电容开口38。其中，绝缘层45用来当作本发明MIM电容的电容介电层，其可为氧化/氮化/氧化(oxide-nitride-oxide，ONO)、氧化铝(Al₂O₃)、氧化钽(Ta₂O₅)、或氧化铪(HfO₂)介电层等的绝缘物，而覆盖于绝缘层45表面并填满电容开口38的第二导电层46则为本发明MIM电容的上电极板。此外，本发明的方法亦不局限于铜工艺的整合，在不同产品规格或其它因素的考量，第一导电层44与第二导电层46亦可选用其它如多晶硅、铝、或铝铜合金所组成的导电材料。

如图6所示，最后进行一平坦化工艺，去除于介电层36表面的第二导电层46、绝缘层45与第一导电层44，以于电容开口38中形成一电容39并于双镶嵌开口40中形成一双镶嵌导体47。其中该平坦化工艺为一化学机械研磨(CMP)工艺。最后如图7所示，在电容39与双镶嵌导体47形成后，又可再次利用双镶嵌工艺来制备将电容39的上电极板与双镶嵌导体47电连接至半导体芯片中各层间的双镶嵌导体48，以藉由双镶嵌导体48与与芯片中各层间的不同元件与导线相连接，构成完整的多重金属内连线。

有别于现有制作一金属电容器的制作方法，本发明提供一利用整合式铜双镶嵌技术来同时形成金属内连线以及金属-绝缘层-金属(MIM)电容的制作方法，以有效降低电容与金属导线之间的接触电阻，并大幅简化工艺。此外，由于铜金属具有较铝金属低约40％的电阻率，而低介电常数材料又可降低金属导线之间的电容效应，因此总体说来，本发明更可以有效降低电子信号传递时所产生的RC延迟(RC delay)，并大幅增加产品运作效能(performance)。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (17)

1.一种电容的制作方法，该制作方法包括：

提供一基底，且该基底上覆盖有一介电层；

于该介电层中形成至少一双镶嵌开口以及至少一电容开口；

形成一第一导电层，覆盖于该介电层表面以及该电容开口的侧壁与底部并填满该双镶嵌开口；

于该第一导电层表面形成一电容介电层；

于该电容介电层表面形成一第二导电层，并填满该电容开口；以及

进行一平坦化工艺，去除于该介电层表面的该第二导电层、该电容介电层与该第一导电层，以于该电容开口中形成一电容并于该双镶嵌开口中形成一双镶嵌导体。

2.如权利要求1所述的制作方法，其中该第一导电层与第二导电层选自多晶硅、铝、铝铜合金或铜导电材料。

3.如权利要求1所述的制作方法，其中该电容介电层为一氧化-氮化-氧化、氧化铝、氧化钽、或氧化铪介电层。

4.如权利要求1所述的制作方法，其中该介电层中还包括一金属连接层，用以电连接该电容。

5.如权利要求1所述的制作方法，其中形成该双镶嵌开口以及该电容开口的方法为沟渠优先的双镶嵌工艺。

6.如权利要求1所述的制作方法，其中形成该双镶嵌开口以及该电容开口的方法为接触窗优先的双镶嵌工艺。

7.如权利要求1所述的制作方法，其中覆盖于该电容开口底部的第一导电层的厚度小于该介电层的厚度。

8.如权利要求1所述的制作方法，其中该平坦化工艺为一化学机械研磨工艺。

9.一种金属-绝缘层-金属电容的制作方法，该制作方法包括：

提供一基底，且该基底上覆盖有一介电层；

于该介电层中形成至少一双镶嵌开口以及至少一金属-绝缘层-金属电容开口；

形成一阻挡层，覆盖于该介电层表面、该金属-绝缘层-金属电容开口的侧壁和底部、以及该双镶嵌开口；

形成一晶种层，覆盖于该阻挡层表面；

形成一第一铜金属层，覆盖于该晶种层表面，且覆盖于该金属-绝缘层-金属电容开口底部的该第一铜金属层的厚度小于该介电层的厚度；

于该第一铜金属层表面形成一电容介电层；

于该电容介电层表面形成一第二铜金属层，并填满该金属-绝缘层-金属电容开口；以及

进行一平坦化工艺，去除于该介电层表面的该第二铜金属层、该电容介电层与该第一铜金属层，以于该金属-绝缘层-金属电容开口中形成一金属-绝缘层-金属电容并于该双镶嵌开口中形成一双镶嵌导体。

10.如权利要求9所述的制作方法，其中形成该双镶嵌开口以及该金属-绝缘层-金属电容开口的方法为沟渠优先的双镶嵌工艺。

11.如权利要求9所述的制作方法，其中形成该双镶嵌开口以及该金属-绝缘层-金属电容开口的方法为接触窗优先的双镶嵌工艺。

12.如权利要求9所述的制作方法，其中该电容介电层为一氧化-氮化-氧化、氧化铝、氧化钽、或氧化铪介电层。

13.如权利要求9所述的制作方法，其中该介电层中还包括一金属连接层，用以电连接该金属-绝缘层-金属电容。

14.如权利要求9所述的制作方法，其中该阻挡层与晶种层由化学气相沉积所形成。

15.如权利要求9所述的制作方法，其中该阻挡层选自钽、氮化钽、钛、或氮化钛不同组合所构成。

16.如权利要求9所述的制作方法，其中该第一和第二铜金属层由一电镀工艺所形成。

17.如权利要求9所述的制作方法，其中该平坦化工艺为一化学机械研磨工艺。

Images