CN103378094A - 用于中介片的电容器及其制造方法 - Google Patents

用于中介片的电容器及其制造方法 Download PDF

Info

Publication number
CN103378094A
CN103378094A CN2013101362908A CN201310136290A CN103378094A CN 103378094 A CN103378094 A CN 103378094A CN 2013101362908 A CN2013101362908 A CN 2013101362908A CN 201310136290 A CN201310136290 A CN 201310136290A CN 103378094 A CN103378094 A CN 103378094A
Authority
CN
China
Prior art keywords
capacitor
substrate
layer
hole
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101362908A
Other languages
English (en)
Inventor
张俊华
郑心圃
叶德强
侯上勇
邱文智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201811623947.2A priority Critical patent/CN110060982B/zh
Publication of CN103378094A publication Critical patent/CN103378094A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了设计用于诸如中介片的衬底的电容器及其制造方法。在一个实施例中，在通孔和底层金属层之间形成电容器。例如，电容器可以是形成在衬底上或衬底上方形成的介电层上的平面电容器。

Description

用于中介片的电容器及其制造方法
技术领域
本发明总的来说涉及半导体领域，更具体地，涉及用于中介片的电容器及其制造方法。
背景技术
半导体器件被用于各种电子应用，诸如作为实例的个人计算机、手机、数码相机和其他电子设备。半导体工业通过持续缩小最小部件尺寸来不断地提高多种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这使得更多的部件被集成到给定区域内。在一些应用中，这些更小的电子部件还需要更小的封装，其与过去的封装相比使用更少的面积。已经开发的一种小型封装是三维(3D)IC，其中，两个管芯或IC结合在一起，并且在管芯和中介片上的接触焊盘之间形成电连接。
在这些情况下，电源和信号线可以从中介片一侧上的连接到中介片的相对侧上的管芯或其他电连接穿过中介片。中介片还可以包括无源部件，例如去耦电容器。来自电源的电流流过电源线、逻辑门并最终接地。在逻辑门的切换期间，在短时间内可能发生电流的大量改变。去耦电容器用来吸收电流切换期间的这些假信号。去耦电容器通过维持电源和地之间恒定电压来用作电荷库，从而防止所提供电压的瞬时下降。
发明内容
根据本发明的第一方面，提供了一种形成器件的方法，包括：提供衬底；在衬底的表面上方形成电容器；以及在电容器上方形成一个或多个金属层，电容器位于最下方的金属层的下方。
优选地，电容器是金属-绝缘体-金属(MIM)电容器。
优选地，该方法还包括：形成从衬底的表面延伸到衬底中的通孔。
优选地，该方法还包括：在形成电容器之前，在通孔上方形成介电层。
优选地，衬底包括硅中介片。
优选地，电容器是平面电容器。
根据本发明的第二方面，提供了一种形成器件的方法，包括：提供衬底；形成从衬底的表面延伸到衬底中的通孔；在衬底的表面上方形成电容器，电容器具有顶部电极和底部电极；在衬底和电容器的上方形成第一介电层；以及在第一介电层中形成多个导电部件，多个导电部件中的对应导电部件延伸穿过介电层到达底部电极、顶部电极和通孔。
优选地，衬底是中介片。
优选地，在形成电容器的底部电极之前，执行形成通孔的步骤。
优选地，电容器是平面电容器。
优选地，该方法还包括：在通孔上方形成第二介电层，以及形成电容器包括在第二介电层上形成电容器。
根据本发明的又一方面，提供了一种器件，包括：衬底；最下方的金属层，上覆衬底；以及电容器，设置在衬底和最下方的金属层之间。
优选地，衬底是中介片。
优选地，该器件还包括从衬底的第一表面延伸到衬底中的通孔。
优选地，通孔的上表面低于电容器的下表面。
优选地，电容器包括金属-绝缘体-金属(MIM)电容器。
优选地，该器件还包括夹置在电容器的底部电极和衬底之间的一个或多个介电层。
优选地，电容器是平面电容器。
优选地，电容器的底部电极横向延伸到电容器的顶部电极之外。
优选地，该器件还包括第一金属层和第一通孔层，第一通孔层从电容器的顶部电极和底部电极延伸到第一金属层中的对应部件。
附图说明
为了更加完整地理解本公开及其优势，现在结合附图进行以下描述，其中：
图1至图6是根据实施例的形成器件的各个中间阶段的截面图。
除非特别说明，否则不同附图中的相应数字和符号通常是指相应的部件。绘制附图以清晰地示出实施例的相关方面，并且附图不需要按比例绘制。
具体实施方式
下面详细讨论本公开的实施例的制造和使用。然而，应该理解，本公开提供了可以在各种具体环境下实现的许多可应用发明概念。所讨论的具体实施例仅示出了制造和使用本公开的具体方法，而不限制本公开的范围。
本公开的实施例与用于将中介片用作部件的半导体器件的封装相关，诸如3DIC。本文将描述形成中介片的新方法，其中，中介片具有形成在其上的电容器，诸如金属-绝缘体-金属(MIM)电容器、去耦电容器。
首先参考图1，示出了根据实施例的衬底102的截面图。衬底102可以是任何适用的衬底，诸如硅衬底、1/2/1层压衬底、4层层压衬底、陶瓷衬底等。虽然在用于安装一个或多个集成电路的中介片的具体条件下描述了本文所讨论的实施例，但其他实施例还可以在其他条件下利用本公开的各个方面。
一个或多个开口(诸如开口104)形成在衬底102中。如以下所详细讨论的，开口104随后填充导电材料以形成通孔(TV)。如图1所示，在一个实施例中，开口104部分地延伸到衬底102中。可以执行后续处理以减薄衬底102的背面，从而露出TV并形成与TV的电连接。
开口104可以通过例如蚀刻、研磨、激光技术、它们的组合和/或类似方法从衬底102的顶面开始凹陷来形成。例如，在一个实施例中，可以使用光刻技术。通常，光刻包括沉积光刻胶材料，然后光刻胶材料被遮蔽、曝光和显影，从而露出衬底102中将变为开口104的部分。在光刻胶材料被图案化之后，如图1所示，可以执行蚀刻工艺以在衬底102中形成开口104。在衬底102包括硅中介片的实施例中，蚀刻工艺可以是湿或干蚀刻工艺、各向异性或各向同性蚀刻工艺。在形成开口104之后，例如可以使用灰化工艺来去除光刻胶材料。
在形成开口104之后，衬垫106可以沉积在衬底102的表面上方，诸如通过化学汽相沉积(CVD)、原子层沉积(ALD)、物理汽相沉积(PVD)、热氧化、它们的组合和/或类似方法。衬垫可包含氧化物(诸如SiO2)、氮化物(诸如Si3N4)、SiC、SiON、TiN或其他介电材料。
现在参考图2，根据一个实施例，开口104(参见图1)填充导电材料，从而形成TV210。例如，TV210可通过在衬垫106上方以及在开口104内沉积导电材料层来形成。导电材料可通过电化学喷镀工艺、CVD、ALD、PVD、它们的组合和/或类似方法来形成。导电材料的实例包括铜、钨、铝、银、金、它们的组合和/或类似材料。例如，过量的导电材料可通过将衬垫106用作停止层的平面化工艺(诸如化学机械抛光(CMP)工艺)来去除，从而形成图2所示的TV210。
图3示出了根据一个实施例的形成第一蚀刻终止层312和材料层(随后被图案化以形成MIM电容)，例如底部电极材料层314、电容器介电材料层316和顶部电极材料层318。第一蚀刻终止层312在诸如形成到TV210的电连接的后续处理期间提供蚀刻终止以及在后续形成的电容器和衬底102之间提供附加隔离层。在一个实施例中，第一蚀刻终止层312可以由介电材料形成，诸如含硅材料、含氮材料、含氧材料、含碳材料等。
接下来，底部电极材料层314形成在蚀刻终止层312上方。底部电极材料层314可包括导电材料层，诸如TaN、TiN等。
如图3所示，电容器介电材料层316形成在底部电极材料层314之上。在一个实施例中，电容器介电材料层316可包括高介电常数(k)材料，其介电常数大于SiO2的介电常数，诸如ZrO、HfO、Si3N4或BST，尽管还可以使用其他材料。包括与上述底部电极材料层314类似的材料和尺寸的顶部电极材料层318形成在电容器介电材料层316上方。
图4示出了根据一个实施例的图案化底部电极材料层314、电容器介电材料层316和顶部电极材料层318以分别形成电容器418的底部电极420、电容器介电层422和顶部电极424。在一个实施例中，电容器418包括MIM电容，尽管还可以使用其他类型的材料。底部电极材料层314、电容器介电材料层316和顶部电极材料层318可以使用一个或多个光刻和蚀刻工艺来图案化。例如，第一光刻工艺可用来图案化用于底部电极420的第一掩模。然后，一个或多个蚀刻工艺可用来图案化底部电极材料层314、电容器介电材料层316和顶部电极材料层318。此后，第二光刻工艺可用来图案化对应于顶部电极424形状的第二掩模。然后，第二掩模被用于一个或多个蚀刻工艺来图案化顶部电极材料层318和电容器介电材料层316。
在图4所示的实施例中，底部电极420延伸到顶部电极424的横向边界之外。以这种方式，如以下更加详细讨论的，可以从上面制造底部电极的电接触。
现在参考图5，示出了根据实施例的第一绝缘层530、第二蚀刻终止层532和第二绝缘层534形成在电容器418之上。第一绝缘层530、第二蚀刻终止层532和第二绝缘层534用作介电层，随后可在介电层中形成金属层。第一绝缘层530和第二绝缘层534可包括电介质或低k介电层。例如，在一个实施例中，第一绝缘层530和第二绝缘层534可包含SiO2、BPSG、TEOS、HDP氧化物、SOG、USG、FSG、Black DiamondTM或其他绝缘材料。第一绝缘层530和第二绝缘层534可以由相同材料或不同材料形成。
第二蚀刻终止层532可以由介电材料形成，该介电材料与用于形成第一绝缘层530和第二绝缘层534的材料相比具有高蚀刻选择性。例如，第二蚀刻终止层532可包含诸如Si3N4的氮化物、SiC、SiON、TiN或其他介电材料。
图6示出了根据实施例的形成第一金属(M1)层640和将第一金属层640与形成在衬底102上的部件互连的通孔642(例如，通孔V0)。如图6所示，第一金属层640和通孔642为通孔和电容器418的电极提供电连接。例如使用双镶嵌工艺，对应于第一金属层640和通孔642的开口可形成在第一绝缘层530和第二绝缘层534中。导电材料被沉积在第一绝缘层530和第二绝缘层534上方以填充开口。过量的导电材料可使用一个或多个蚀刻工艺或CMP工艺去除，留下图6所示结构。在一个实施例中，用来形成第一金属层640和通孔642的导电材料可包含例如铝、铜、钨、它们的组合等。还可以使用势垒层和/或衬垫(未示出)。
此后，可以执行其他处理步骤，诸如形成附加金属层、形成外部接触、减薄衬底背面、将一个或多个管芯附接至衬底、将衬底附接至另一衬底(例如，印刷电路板、另一中介片、封装衬底等)等。
正如所能理解的，诸如本文公开的实施例提供了集成到衬底(诸如中介片)上的电容器，其可以避免与可能由底层金属部件导致的突起(hillock)相关的问题。例如，通过将电容器放在衬底上，可以获得其上可形成电容器的更加平坦的表面。金属层可具有突起的特征，并且在这些突起上形成电容器会导致击穿电压(Vbd)的降低以及在高密度设计中可能导致电容器下方不充分的布线区域。诸如本文公开的实施例提供了平坦表面，例如衬底或衬底上形成的均匀层，可以去除或减少这些问题。诸如本文公开的实施例提供了形成在衬底上和/或通孔与金属层之间的电容器。
在一个实施例中，提供了形成器件的方法。该方法包括提供衬底和在衬底的表面上方形成电容器。在电容器上方形成最下方的金属层。
在另一实施例中，提供了形成器件的方法。该方法包括提供衬底和形成从衬底表面延伸到衬底中的通孔。在衬底的表面上方形成具有顶部电极和底部电极的电容器。第一介电层形成在衬底和电容器上方。多个导电部件形成在第一介电层中，多个导电部件中的对应导电部件延伸穿过介电层到达底部电极、顶部电极和通孔。
在又一实施例中，提供了一种器件。该器件包括衬底和上覆衬底的最下方的金属层。电容器被设置在在衬底和最下方的金属层之间。
尽管详细描述了本公开的实施例和它们的优势，但应该理解，在不背离由所附权利要求限定的本公开的精神和范围的情况下，可以进行多种变化、替换和改变。例如，本领域技术人员应该容易理解可以改变文本描述的许多部件、功能、工艺和材料，同时保持在本公开的范围内。此外，本申请的范围不限于说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。本领域普通技术人员从本公开中容易理解，可以根据本公开利用现有或稍后开发的，执行与本文所述实施例基本相同的功能或实现基本相同的结果的工艺、机器、制造、物质组成、装置、方法和步骤。因此，所附权利要求用于在它们的范围内包括这些工艺、机器、制造、物质组成、装置、方法和步骤。

Claims (10)

1.一种形成器件的方法，所述方法包括：
提供衬底；
在所述衬底的表面上方形成电容器；以及
在所述电容器上方形成一个或多个金属层，所述电容器位于最下方的金属层的下方。
2.根据权利要求1所述的方法，还包括：形成从所述衬底的表面延伸到所述衬底中的通孔。
3.根据权利要求2所述的方法，还包括：在形成所述电容器之前，在所述通孔上方形成介电层。
4.根据权利要求1所述的方法，其中，所述衬底包括硅中介片。
5.根据权利要求1所述的方法，其中，所述电容器是平面电容器。
6.一种形成器件的方法，所述方法包括：
提供衬底；
形成从所述衬底的表面延伸到所述衬底中的通孔；
在所述衬底的表面上方形成电容器，所述电容器具有顶部电极和底部电极；
在所述衬底和所述电容器的上方形成第一介电层；以及
在所述第一介电层中形成多个导电部件，所述多个导电部件中的对应导电部件延伸穿过所述介电层到达所述底部电极、所述顶部电极和所述通孔。
7.根据权利要求6所述的方法，其中，所述电容器是平面电容器。
8.根据权利要求6所述的方法，还包括：在所述通孔上方形成第二介电层，以及形成所述电容器包括在所述第二介电层上形成所述电容器。
9.一种器件，包括：
衬底；
最下方的金属层，上覆所述衬底；以及
电容器，设置在所述衬底和所述最下方的金属层之间。
10.根据权利要求9所述的器件，还包括第一金属层和第一通孔层，所述第一通孔层从所述电容器的顶部电极和底部电极延伸到所述第一金属层中的对应部件。
CN2013101362908A 2012-04-27 2013-04-18 用于中介片的电容器及其制造方法 Pending CN103378094A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811623947.2A CN110060982B (zh) 2012-04-27 2013-04-18 用于中介片的电容器及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/458,476 2012-04-27
US13/458,476 US8765549B2 (en) 2012-04-27 2012-04-27 Capacitor for interposers and methods of manufacture thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811623947.2A Division CN110060982B (zh) 2012-04-27 2013-04-18 用于中介片的电容器及其制造方法

Publications (1)

Publication Number Publication Date
CN103378094A true CN103378094A (zh) 2013-10-30

Family

ID=49462982

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811623947.2A Active CN110060982B (zh) 2012-04-27 2013-04-18 用于中介片的电容器及其制造方法
CN2013101362908A Pending CN103378094A (zh) 2012-04-27 2013-04-18 用于中介片的电容器及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811623947.2A Active CN110060982B (zh) 2012-04-27 2013-04-18 用于中介片的电容器及其制造方法

Country Status (3)

Country Link
US (1) US8765549B2 (zh)
CN (2) CN110060982B (zh)
TW (1) TWI524505B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599439A (zh) * 2017-12-28 2019-04-09 新唐科技股份有限公司 横向扩散金属氧化物半导体场效应晶体管
CN113451279A (zh) * 2020-03-26 2021-09-28 群创光电股份有限公司 电容器及电子装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878338B2 (en) 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
EP2711984A1 (en) * 2012-09-21 2014-03-26 Nxp B.V. Metal-insulator-metal capacitor formed within an interconnect metallisation layer of an integrated circuit and manufacturing method thereof
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
TWI571185B (zh) 2014-10-15 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI603447B (zh) * 2014-12-30 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
US20160218092A1 (en) * 2015-01-27 2016-07-28 Mediatek Inc. Chip package with embedded passive device
KR20170100198A (ko) 2016-02-25 2017-09-04 삼성전기주식회사 단층 박막 커패시터 및 이의 제조 방법
US11495559B2 (en) * 2020-04-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US20080318378A1 (en) * 2007-06-20 2008-12-25 Chih-Ta Wu MIM Capacitors with Improved Reliability
CN101577227A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 氮化硅薄膜及mim电容的形成方法
CN101789429A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容结构及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
DE60219712T2 (de) * 2001-04-19 2008-02-28 Interuniversitair Microelektronica Centrum Vzw Herstellung von integrierten abstimmbaren/umschaltbaren passiven Mikro- und Millimeterwellenmodulen
JP2004128006A (ja) * 2002-09-30 2004-04-22 Fujitsu Ltd 回路基板およびその製造方法
CN100461393C (zh) * 2003-12-30 2009-02-11 中芯国际集成电路制造(上海)有限公司 用于将铜与金属-绝缘体-金属电容器结合的方法和结构
US7268419B2 (en) 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7435627B2 (en) 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
DE102005038219B4 (de) * 2005-08-12 2008-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
TWI326908B (en) 2006-09-11 2010-07-01 Ind Tech Res Inst Packaging structure and fabricating method thereof
US20100044089A1 (en) 2007-03-01 2010-02-25 Akinobu Shibuya Interposer integrated with capacitors and method for manufacturing the same
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
JP4405537B2 (ja) 2007-08-30 2010-01-27 富士通株式会社 キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
US8604603B2 (en) 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
JP2010278159A (ja) * 2009-05-27 2010-12-09 Renesas Electronics Corp 半導体装置、下層配線設計装置、下層配線設計方法およびコンピュータプログラム
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US20080318378A1 (en) * 2007-06-20 2008-12-25 Chih-Ta Wu MIM Capacitors with Improved Reliability
CN101577227A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 氮化硅薄膜及mim电容的形成方法
CN101789429A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599439A (zh) * 2017-12-28 2019-04-09 新唐科技股份有限公司 横向扩散金属氧化物半导体场效应晶体管
CN109599439B (zh) * 2017-12-28 2021-11-16 新唐科技股份有限公司 横向扩散金属氧化物半导体场效应晶体管
CN113451279A (zh) * 2020-03-26 2021-09-28 群创光电股份有限公司 电容器及电子装置
CN113451279B (zh) * 2020-03-26 2023-09-12 群创光电股份有限公司 电容器及电子装置

Also Published As

Publication number Publication date
TWI524505B (zh) 2016-03-01
US8765549B2 (en) 2014-07-01
US20130285200A1 (en) 2013-10-31
TW201344884A (zh) 2013-11-01
CN110060982A (zh) 2019-07-26
CN110060982B (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
US10153338B2 (en) Method of manufacturing a capacitor
CN103378094A (zh) 用于中介片的电容器及其制造方法
JP6310217B2 (ja) Ｔｓｖ構造を備える集積回路素子及びその製造方法
CN101345231B (zh) 半导体芯片器件及其制造方法和包括其的堆叠封装
US8748284B2 (en) Method of manufacturing decoupling MIM capacitor designs for interposers
US11810851B2 (en) Semiconductor device and method for manufacturing the same
US20150028450A1 (en) Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same
US7884409B2 (en) Semiconductor device and method of fabricating the same
KR20120000748A (ko) 반도체 소자 및 그 제조 방법
TW201351485A (zh) 背側金屬氧化物金屬／金屬絕緣體金屬設備
KR100815969B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
US10714419B2 (en) Non-planar metal-insulator-metal capacitor formation
US20040004054A1 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
KR20120069797A (ko) 관통 실리콘 비아 커패시터, 이의 제조 방법 및 이를 포함하는 3차원 집적 회로
CN104022015A (zh) Mim双电容器结构及其制造方法
KR101044612B1 (ko) 반도체 소자의 제조 방법
KR20070075017A (ko) 엠아이엠 커패시터를 구비하는 반도체 소자 및 그 제조방법
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법
KR20110079022A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131030

RJ01 Rejection of invention patent application after publication