CN103426728B - 电容器结构及其制作方法 - Google Patents

电容器结构及其制作方法 Download PDF

Info

Publication number
CN103426728B
CN103426728B CN201310385805.8A CN201310385805A CN103426728B CN 103426728 B CN103426728 B CN 103426728B CN 201310385805 A CN201310385805 A CN 201310385805A CN 103426728 B CN103426728 B CN 103426728B
Authority
CN
China
Prior art keywords
layer
polysilicon
dielectric layer
hole
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310385805.8A
Other languages
English (en)
Other versions
CN103426728A (zh
Inventor
高超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310385805.8A priority Critical patent/CN103426728B/zh
Publication of CN103426728A publication Critical patent/CN103426728A/zh
Application granted granted Critical
Publication of CN103426728B publication Critical patent/CN103426728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出一种电容器结构及其制作方法，在现有的电容器基础上形成一层第四介质层，并且刻蚀第四介质层形成沟槽，并对沟槽填充金属物，第一多晶硅层作为第一极板，第二多晶硅层作为第二极板，沟槽中的金属物作为第三极板，第二介质层以及第四介质层作为极板之间的介质层，从而在不增加电容器电容面积的情况下，提高电容器的单位面积电容，节省半导体芯片的整体面积。

Description

电容器结构及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种电容器结构及其制作方法。
背景技术
半导体集成电路中，电容器包括PIP（Poly-Insulator-Poly，多晶硅-绝缘层-多晶硅）电容器以及PPS（Poly-Poly-Substrate，多晶硅-多晶硅-衬底）电容器。
其中，PIP电容器是一种广泛用于防止模拟电路发射噪音和频率调制的器件。由于PIP电容器具有由多晶硅（与逻辑电路的栅电极的材料相同）形成的下部电极和上部电极，因此PIP电容器的电极可以与栅电极一起形成，而无需单独的形成工艺。PPS电容器也具有由多晶硅（与逻辑电路的栅电极的材料相同）形成的下部电极和上部电极，PPS电容器的电极也可以与栅电极一起形成，而无需单独的形成工艺。由于PIP电容器和PPS电容器的电极均可以与栅电极一起形成，在器件需要大电容的情况下，通常使用PIP电容器和PPS电容器。
在现有的电擦除可编辑的只读存储器（Electrically Erasable ProgrammableROM，EEPROM）中，广泛使用PIP电容器和PPS电容器。但是，一般情况下PIP电容器会被单独形成在场区，PPS电容器单独形成在有源区，由于PIP电容器、PPS电容器单位面积电容较小，增大电容的唯一办法是增加PIP电容器面积或增加PPS电容器面积，这就导致芯片面积随之增大。
现有技术中的电容器的制作方法，以PIP电容器为例，包括以下步骤：
如图1a所示，提供半导体衬底110；并在所述提供半导体衬底110上依次形成第一介质层120和第一多晶硅层130；然后，刻蚀所述第一介质层120和所述第一多晶硅层130，暴露出所述半导体衬底110的边缘；
如图1b所示，在所述半导体衬底110和所述第一多晶硅层130上依次形成第二介质层140以及第二多晶硅层150；然后，对所述第二多晶硅层150以及第二介质层140进行刻蚀，停止于所述半导体衬底110或第一多晶硅层130上，形成沟槽151；
如图1c所示，在所述半导体衬底110、所述第二多晶硅层150以及所述沟槽151中形成第三介质层160；然后，对所述第三介质层160进行刻蚀，在所述沟槽151中形成第一通孔161，停止于所述第一多晶硅层130上；同时，在所述第三介质层160中形成第二通孔162，并停止于所述第二多晶硅层150上；
如图1d所示，在所述第一通孔161以及所述第二通孔162中填充金属物170。
由此形成电容器，所述电容器由所述第一多晶硅层130作为第一极板（下部电极），所述第二多晶硅层150作为第二极板（上部电极），所述第二介质层140作为第一极板和第二极板之间的介质层（绝缘层）。然而，现有的的电容器的电容已经不能满足产品设计的要求。随着半导体器件的尺寸持续降低，如何在不增加电容面积的情况下提高电容器的单位面积电容是本领域技术人员急需解决的问题之一。
发明内容
本发明的目的在于提出一种电容器结构及其制作方法，在不增加电容面积的情况下，提高电容器的单位面积电容。
为了实现上述目的，本发明的提供一种电容器的制作方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上依次形成第一介质层以及第一多晶硅层，刻蚀所述第一多晶硅层以及第一介质层，暴露出部分半导体衬底；
在所述半导体衬底以及第一多晶硅层上依次形成第二介质层以及第二多晶硅层，刻蚀所述第二多晶硅层以及第二介质层，暴露出所述第一多晶硅层以及半导体衬底；
在所述半导体衬底以及第二多晶硅层上形成第三介质层，刻蚀所述第三介质层，形成沟槽，所述沟槽暴露出所述第二多晶硅层；
在所述第三介质层上以及所述沟槽中形成第四介质层，依次刻蚀所述第四介质层、第三介质层，形成第一通孔、第二通孔以及第三通孔，所述第一通孔暴露出所述半导体衬底，所述第二通孔暴露出所述第一多晶硅层，所述第三通孔暴露出所述第二多晶硅层；
在所述第一通孔、第二通孔、第三通孔以及沟槽中填充金属物。
进一步的，在所述电容器的制作方法中，所述半导体衬底设有浅沟道隔离层。
进一步的，在所述电容器的制作方法中，所述半导体衬底为硅衬底，所述浅沟道隔离层为二氧化硅。
进一步的，在所述电容器的制作方法中，所述第四介质层的材质为二氧化硅或氮化硅。
进一步的，在所述电容器的制作方法中，所述第四介质层的厚度范围是100埃～200埃。
进一步的，在所述电容器的制作方法中，所述金属物的材质为钨。
进一步的，在所述电容器的制作方法中，形成在所述沟槽中的钨的厚度范围是2000埃～4000埃。
进一步的，在所述电容器的制作方法中，所述第一介质层、第二介质层以及第三介质层的材质均为二氧化硅或氮化硅。
根据本发明的另一面，还提出一种电容器的结构，采用上述任意一种方法形成，包括：
半导体衬底；
依次形成于所述半导体衬底上的第一介质层、第一多晶硅层、第二介质层、第二多晶硅层、第三介质层以及第四介质层，所述第三介质层中设有沟槽，所述第四介质层形成在所述第三介质层表面以及沟槽内，所述第三介质层以及第四介质层中设有第一通孔、第二通孔和第三通孔，所述第一通孔暴露出所述半导体衬底，所述第二通孔暴露出所述第一多晶硅层，所述第三通孔暴露出所述第二多晶硅层；
形成于所述第一通孔、第二通孔、第三通孔以及沟槽中的金属物。
进一步的，在所述的电容器的结构中，所述半导体衬底中设有浅沟道隔离层。
进一步的，在所述的电容器的结构中，所述电容器为金属-多晶硅-多晶硅电容器。
进一步的，在所述的电容器的结构中，所述第一介质层、所述第一多晶硅层、所述第二介质层以及所述第二多晶硅层形成在所述浅沟道隔离层上。
进一步的，在所述的电容器的结构中，所述电容器为金属-多晶硅-多晶硅-硅衬底电容器。
进一步的，在所述的电容器的结构中，所述第一介质层、所述第一多晶硅层、所述第二介质层以及所述第二多晶硅层形成于所述半导体衬底上。
与现有技术相比，本发明的有益效果主要体现在：在现有的电容器基础上形成一层第四介质层，并且刻蚀第四介质层形成沟槽，并对沟槽填充金属物，第一多晶硅层作为第一极板，第二多晶硅层作为第二极板，沟槽中的金属物作为第三极板，第二介质层以及第四介质层作为极板之间的介质层，从而在不增加电容器电容面积的情况下，提高电容器的单位面积电容，节省半导体芯片的整体面积。
附图说明
图1a-1d为现有技术中形成电容器的结构示意图；
图2为本发明一实施例中形成电容器的流程图；
图3a-3e为本发明实施例一电容器制作方法过程中的结构示意图；
图4a-4c为本发明实施例一电容器制作方法过程中的结构俯视图；
图5a-5e为本发明实施例二电容器制作方法过程中的结构示意图；
图5f为本发明实施例二电容器制作方法的结构俯视图。
具体实施方式
为了便于描述，下面将结合具体实施例以及附图对本发明作更加详细的描述。
实施例一
请参考图2、图3a～3e以及图4a～4c，本实施例提出一种金属-多晶硅-多晶硅（metal-poly-poly，M-PIP）电容器的制作方法，包括：
步骤S100：提供半导体衬底310，所述半导体衬底310上设有浅沟道隔离层320；其中，所述半导体衬底310为硅衬底，所述浅沟道隔离层320为二氧化硅，如图3a所示；
步骤S200：在浅沟道隔离层320上依次形成第一介质层330以及第一多晶硅层340，然后刻蚀所述所述第一多晶硅层340和第一介质层330，暴露出所述浅沟道隔离层320和所述半导体衬底310，如图3a和图4a所示；
步骤S300：在所述浅沟道隔离层320和所述第一多晶硅层340上依次形成第二介质层350以及第二多晶硅层360，刻蚀所述第二多晶硅层360以及第二介质层350，暴露出所述第一多晶硅层340以及浅沟道隔离层320，如图3b和图4b所示；其中，所述第一介质层330的材质为二氧化硅或氮化硅，所述第二介质层350的材质为二氧化硅或氮化硅；
步骤S400：在所述半导体衬底310以及第二多晶硅层360上形成第三介质层370，刻蚀所述第三介质层370，形成沟槽371，所述沟槽371暴露出所述第二多晶硅层360，如图3c所示；其中，所述第三介质层370的材质为二氧化硅或氮化硅；
步骤S500：在所述第三介质层370上以及所述沟槽371中形成第四介质层380，依次刻蚀所述第四介质层380、第三介质层370，形成第一通孔（图未示）、第二通孔372以及第三通孔373，所述第一通孔暴露出所述半导体衬底310，所述第二通孔372暴露出所述第一多晶硅层340，所述第三通孔373暴露出所述第二多晶硅层360，如图3d所示；其中，所述第四介质层380的材质为二氧化硅或氮化硅，所述第四介质层380的厚度范围是100埃～200埃，例如是150埃；
步骤S600：在所述第一通孔、第二通孔372、第三通孔373以及沟槽371中填充金属物390，如图3e和图4c所示；其中，所述金属物390的材质为钨，形成在所述沟槽371中的钨的厚度范围是2000埃～4000埃，例如是3000埃，形成在所述第一通孔中的金属物390用于连接所述半导体衬底310，形成在所述第二通孔372中的金属物390用于连接所述第一多晶硅层340，形成在所述第三通孔373中的金属物390用于连接所述第二多晶硅层360。
在本实施例中，所述第一介质层330、第二介质层350以及第三介质层370的材质均为二氧化硅或氮化硅。
在本实施例中，还提出一种M-PIP电容的结构，如图3e和图4c所示，采用如上文所述的方法形成，所述M-PIP电容包括：
半导体衬底310，所述半导体衬底310上设有浅沟道隔离层320；
依次形成于所述浅沟道隔离层320上的第一介质层330、第一多晶硅层340、第二介质层350、第二多晶硅层360、第三介质层370以及第四介质层380，所述第三介质层370中设有沟槽，所述第四介质层380形成在所述第三介质层370表面以及沟槽内，所述第三介质层370以及第四介质层380中设有第一通孔、第二通孔和第三通孔，所述第一通孔暴露出所述半导体衬底310，所述第二通孔暴露出所述第一多晶硅层340，所述第三通孔暴露出所述第二多晶硅层360；
形成于所述第一通孔、第二通孔、第三通孔以及沟槽中的金属物390。
在本实施例中，所述第一介质层330、所述第一多晶硅层340、所述第二介质层350以及所述第二多晶硅层360形成在所述浅沟道隔离层320上。
在本实施例的M-PIP电容器的结构中，所述第一多晶硅层340可以作为第一电极板，所述第二多晶硅层360可以作为第二电极板，形成于沟槽371中的金属物390可以作为第三电极板，其中，所述第二介质层350、第四介质层380作为上述三个电极板之间的介质层。由此可知，本实施例提出的M-PIP电容器实际上是形成两个并联的电容器，在没有增加电容面积的情况下，提高PIP电容器的单位面积电容。其中，形成于所述第一通孔、第二通孔372以及所述第三通孔373中的金属物390的作用是作为连接线。
实施例二
请参考图2以及5a～5e，本实施例提出一种金属-多晶硅-多晶硅-硅衬底（metal-poly-poly-substrate，M-PPS）电容器的制作方法，包括：
步骤S100：提供半导体衬底410，所述半导体衬底410上设有多个浅沟道隔离层420；其中，所述半导体衬底410为硅衬底，所述浅沟道隔离层420为二氧化硅，如图5a所示；
步骤S200：在两个浅沟道隔离层420之间的半导体衬底410上依次形成第一介质层430和第一多晶硅层440，然后刻蚀所述第一多晶硅层440和所述第一介质层430，暴露出所述半导体衬底410和所述浅沟道隔离层420，如图5a所示；其中，所述第一介质层430的材质为二氧化硅或氮化硅；
步骤S300：在所述浅沟道隔离层420和所述第一多晶硅层440上依次形成第二介质层450以及第二多晶硅层460，刻蚀所述第二多晶硅层460以及第二介质层450，暴露出所述第一多晶硅层440以及浅沟道隔离层420，如图5b所示；其中，所述第一介质层430的材质为二氧化硅或氮化硅，所述第二介质层450的材质为二氧化硅或氮化硅；
步骤S400：在所述半导体衬底410以及第二多晶硅层460上形成第三介质层470，刻蚀所述第三介质层470，形成沟槽471，所述沟槽471暴露出所述第二多晶硅层460，如图5c所示；其中，所述第三介质层470的材质为二氧化硅或氮化硅；
步骤S500：在所述第三介质层470上以及所述沟槽471中形成第四介质层480，依次刻蚀所述第四介质层380、第三介质层370，形成第一通孔（图未示）、第二通孔472以及第三通孔473，所述第一通孔暴露出所述半导体衬底310，所述第二通孔472暴露出所述第一多晶硅层440，所述第三通孔473暴露出所述第二多晶硅层460，如图5d所示；其中，所述第四介质层380的厚度范围是100埃～200埃，例如是180埃；
步骤S600：在所述第一通孔、第二通孔472、第三通孔473以及沟槽471中填充金属物490，如图5e所示；其中，所述金属物490的材质为钨，形成在所述沟槽471中的钨的厚度范围是2000埃～4000埃，例如是3500埃。
同样的，形成在所述第一通孔中的金属物490用于连接所述半导体衬底410，形成在所述第二通孔472中的金属物490用于连接所述第一多晶硅层440，形成在所述第三通孔473中的金属物490用于连接所述第二多晶硅层460。
在本实施例中，还提出一种M-PPS电容的结构，如图5e所示，采用如上文所述的方法形成，所述M-PPS电容包括：
半导体衬底410，所述半导体衬底410上设有多个浅沟道隔离层420；
依次形成于两个浅沟道隔离层420之间的半导体衬底410上的第一介质层430、第一多晶硅层440、第二介质层450、第二多晶硅层460、第三介质层470以及第四介质层480，所述第三介质层470中设有沟槽，所述第四介质层480形成在所述第三介质层470表面以及沟槽内，所述第三介质层470以及第四介质层480中设有第一通孔、第二通孔和第三通孔，所述第一通孔暴露出所述半导体衬底410，所述第二通孔暴露出所述第一多晶硅层440，所述第三通孔暴露出所述第二多晶硅层460；
形成于所述第一通孔、第二通孔、第三通孔以及沟槽中的金属物490。
需要指明的是，M-PPS电容器的俯视图与M-PIP电容器的俯视图差别仅在于衬底图案不同，M-PPS电容器的俯视图可以参考图5f。
在本实施例的M-PPS电容器的结构中，所述半导体衬底410可以作为第一电极板，所述第一多晶硅层440可以作为第二电极板，所述第二多晶硅层460可以作为第三电极板，形成于沟槽471中的金属物490可以作为第四电极板，其中，所述第一介质层430、所述第二介质层450、第四介质层480作为上述四个电极板之间的介质层。由此可知，本实施例提出的M-PPS电容器实际上是形成三个并联的电容器，在没有增加电容面积的情况下，提高PPS电容器的单位面积电容。其中，形成于所述第一通孔、第二通孔472以及第三通孔473中的金属物390的作用是作为连接线。
以上仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (12)

1.一种电容器的制作方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上依次形成第一介质层以及第一多晶硅层，刻蚀所述第一多晶硅层以及第一介质层，暴露出部分半导体衬底；
在所述半导体衬底以及第一多晶硅层上依次形成第二介质层以及第二多晶硅层，刻蚀所述第二多晶硅层以及第二介质层，暴露出所述第一多晶硅层以及半导体衬底；
在所述半导体衬底以及第二多晶硅层上形成第三介质层，刻蚀所述第三介质层，形成沟槽，所述沟槽暴露出所述第二多晶硅层；
在所述第三介质层上以及所述沟槽中形成第四介质层，依次刻蚀所述第四介质层、第三介质层，形成第一通孔、第二通孔以及第三通孔，所述第一通孔暴露出所述半导体衬底，所述第二通孔暴露出所述第一多晶硅层，所述第三通孔暴露出所述第二多晶硅层；
在所述第一通孔、第二通孔、第三通孔以及沟槽中填充金属物；
形成以所述第一多晶硅层、所述第二多晶硅层以及形成于所述沟槽中的金属物分别作为电极板的金属-多晶硅-多晶硅电容器，或者形成以所述半导体衬底、所述第一多晶硅层、所述第二多晶硅层以及形成于所述沟槽中的金属物分别作为电极板的金属-多晶硅-多晶硅-硅衬底电容器。
2.如权利要求1所述的电容器的制作方法，其特征在于：所述半导体衬底设有浅沟道隔离层。
3.如权利要求2所述的电容器的制作方法，其特征在于：所述半导体衬底为硅衬底，所述浅沟道隔离层为二氧化硅。
4.如权利要求1所述的电容器的制作方法，其特征在于：所述第四介质层的材质为二氧化硅或氮化硅。
5.如权利要求4所述的电容器的制作方法，其特征在于：所述第四介质层的厚度范围是100埃～200埃。
6.如权利要求1所述的电容器的制作方法，其特征在于：所述金属物的材质为钨。
7.如权利要求6所述的电容器的制作方法，其特征在于：形成在所述沟槽中的钨的厚度范围是2000埃～4000埃。
8.如权利要求1所述的电容器的制作方法，其特征在于：所述第一介质层、第二介质层以及第三介质层的材质均为二氧化硅或氮化硅。
9.一种电容器的结构，采用如权利要求1至8中任意一种方法形成，包括：
半导体衬底；
依次形成于所述半导体衬底上的第一介质层、第一多晶硅层、第二介质层、第二多晶硅层、第三介质层以及第四介质层，所述第三介质层中设有沟槽，所述第四介质层形成在所述第三介质层表面以及沟槽内，所述第三介质层以及第四介质层中设有第一通孔、第二通孔和第三通孔，所述第一通孔暴露出所述半导体衬底，所述第二通孔暴露出所述第一多晶硅层，所述第三通孔暴露出所述第二多晶硅层；
形成于所述第一通孔、第二通孔、第三通孔以及沟槽中的金属物；
所述电容器为金属-多晶硅-多晶硅电容器或金属-多晶硅-多晶硅-硅衬底电容器。
10.如权利要求9所述的电容器的结构，其特征在于：所述半导体衬底中设有浅沟道隔离层。
11.如权利要求10所述的电容器的结构，其特征在于：所述第一介质层、所述第一多晶硅层、所述第二介质层以及所述第二多晶硅层形成在所述浅沟道隔离层上。
12.如权利要求10所述的电容器的结构，其特征在于：所述第一介质层、所述第一多晶硅层、所述第二介质层以及所述第二多晶硅层形成于所述半导体衬底上。
CN201310385805.8A 2013-08-29 2013-08-29 电容器结构及其制作方法 Active CN103426728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310385805.8A CN103426728B (zh) 2013-08-29 2013-08-29 电容器结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310385805.8A CN103426728B (zh) 2013-08-29 2013-08-29 电容器结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103426728A CN103426728A (zh) 2013-12-04
CN103426728B true CN103426728B (zh) 2017-06-09

Family

ID=49651309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310385805.8A Active CN103426728B (zh) 2013-08-29 2013-08-29 电容器结构及其制作方法

Country Status (1)

Country Link
CN (1) CN103426728B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065717B (zh) * 2018-08-06 2022-05-10 上海华虹宏力半导体制造有限公司 一种pip电容的形成方法
CN110544682A (zh) * 2019-09-09 2019-12-06 上海华虹宏力半导体制造有限公司 形成并联电容器的方法及并联电容器
CN111048662A (zh) * 2019-12-26 2020-04-21 上海华虹宏力半导体制造有限公司 并联pps电容器的制作方法及并联pps电容器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023694A (en) * 1988-08-03 1991-06-11 Xicor, Inc. Side wall contact in a nonvolatile electrically alterable memory cell
CN101378057A (zh) * 2007-08-29 2009-03-04 东部高科股份有限公司 金属-绝缘体-金属电容器及其制造方法
CN102214702A (zh) * 2011-05-23 2011-10-12 上海宏力半导体制造有限公司 半导体电容器结构及其形成方法
CN102420209A (zh) * 2011-06-17 2012-04-18 上海华力微电子有限公司 一种提高电容密度的结构及方法
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
CN102751176A (zh) * 2012-07-04 2012-10-24 上海宏力半导体制造有限公司 Pip、pps电容器的制作方法
CN103050380A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 半导体器件的形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023694A (en) * 1988-08-03 1991-06-11 Xicor, Inc. Side wall contact in a nonvolatile electrically alterable memory cell
CN101378057A (zh) * 2007-08-29 2009-03-04 东部高科股份有限公司 金属-绝缘体-金属电容器及其制造方法
CN102214702A (zh) * 2011-05-23 2011-10-12 上海宏力半导体制造有限公司 半导体电容器结构及其形成方法
CN102420209A (zh) * 2011-06-17 2012-04-18 上海华力微电子有限公司 一种提高电容密度的结构及方法
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
CN102751176A (zh) * 2012-07-04 2012-10-24 上海宏力半导体制造有限公司 Pip、pps电容器的制作方法
CN103050380A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN103426728A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
US9431476B2 (en) Semiconductor devices including capacitors and methods of manufacturing the same
TWI373913B (en) Applying trenched transient voltage suppressor (tvs) technology for distributed low pass filters
CN103441061B (zh) 电容器结构及其制作方法
CN108028245A (zh) 半导体器件及形成其的方法
CN103077949B (zh) 绝缘体上硅射频器件及其制作方法
CN108573971B (zh) 半导体存储器结构
CN103426728B (zh) 电容器结构及其制作方法
CN103839817B (zh) 半导体器件及其制造方法
US11690223B2 (en) 3D memory device and manufacturing method thereof
CN106711149A (zh) 垂直通道结构
CN104425441B (zh) 一种mom电容器
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
CN102751176B (zh) Pip、pps电容器的制作方法
CN210805823U (zh) 电容部件和电子芯片
CN208738233U (zh) 电容器及半导体器件
CN114334661B (zh) 一种沟槽型双层栅功率mosfet及其制造方法
WO2006118673A3 (en) Method of forming shallow trench isolation structures in the logic and memory areas
CN110061008A (zh) 3d nand闪存及其制备方法
TWI466239B (zh) 堆疊電容結構及其製作方法
CN105590923B (zh) Mim电容及其形成方法
CN113644125A (zh) 能降低米勒电容的功率半导体器件及制备方法
TW200610094A (en) Deep trench capacitor and method of fabricating the same
CN108417534B (zh) 一种功率元件的保护器件及其制作方法
CN116097919A (zh) 三维存储器的制备方法
CN208738215U (zh) 半导体存储器电容接点结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140509

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140509

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant