CN102751176B - Pip、pps电容器的制作方法 - Google Patents

Pip、pps电容器的制作方法 Download PDF

Info

Publication number
CN102751176B
CN102751176B CN201210230745.8A CN201210230745A CN102751176B CN 102751176 B CN102751176 B CN 102751176B CN 201210230745 A CN201210230745 A CN 201210230745A CN 102751176 B CN102751176 B CN 102751176B
Authority
CN
China
Prior art keywords
polysilicon
layer
dielectric layer
contact hole
pps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210230745.8A
Other languages
English (en)
Other versions
CN102751176A (zh
Inventor
胡勇
李冰寒
江红
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210230745.8A priority Critical patent/CN102751176B/zh
Publication of CN102751176A publication Critical patent/CN102751176A/zh
Application granted granted Critical
Publication of CN102751176B publication Critical patent/CN102751176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种PIP电容器的制作方法，包括：在衬底中形成浅沟槽隔离结构；在所述浅沟槽隔离结构上沉积第一多晶硅；刻蚀所述第一多晶硅以暴露出所述浅沟槽隔离结构的边缘；在所述第一多晶硅和所述浅沟槽隔离结构上依次沉积第一介质层、第二多晶硅和第二介质层；依次刻蚀所述第二介质层、第二多晶硅和第一介质层，形成暴露出所述第一多晶硅顶部的第一接触孔，并刻蚀所述第二介质层，形成暴露出所述第二多晶硅顶部的第二接触孔；在所述上述结构表面沉积金属，形成互连线。本发明在PIP电容器制作中形成一个与PIP电容并联的电容，从而提高单位面积电容。

Description

PIP、PPS电容器的制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种PIP、PPS电容器的制作方法。
背景技术
PIP(poly-insulator-poly，多晶硅-绝缘层-多晶硅)电容器是一种广泛用于防止模拟电路发射噪音和频率调制的器件。由于PIP电容器具有由多晶硅(与逻辑电路的栅极电极的材料相同)形成的下部电极和上部电极，因此PIP电容器的电极可以与栅电极一起形成，而无需单独的形成工艺。
PPS(Polypropylene film，聚丙烯薄膜)电容器也具有由多晶硅(与逻辑电路的栅极电极的材料相同)形成的下部电极和上部电极，PPS电容器的电极也可以与栅电极一起形成，而无需单独的形成工艺。
由于PIP电容器和PPS电容器的电极均可以与栅电极一起形成，而无需单独的形成工艺，在器件需要大电容的情况下，通常使用PIP电容器和PPS电容器。
在现有的电擦除可编辑的只读存储器(electrically erasable programmableROM，EEPROM)中，PIP电容、PPS电容和晶体管电容都以广泛被作为电容器件使用，但是，一般情况下PIP电容会被单独形成在场区，PPS电容单独形成在有源区，而晶体管电容一般也单独形成，由于单位面积电容较小，增大电容的唯一方法是分别增加PIP电容面积或增加PPS电容面积或增加晶体管电容面积，因此而带来的是芯片面积随之增大。
现有技术的PIP电容器的制作方法，包括以下步骤：
如图1a所示，在衬底101中形成浅沟槽隔离结构102；
如图1b所示，在浅沟槽隔离结构102上沉积第一多晶硅103；
如图1c所示，刻蚀所述第一多晶硅103，以暴露出浅沟槽隔离结构102的边缘；
如图1d所示，在第一多晶硅103和浅沟槽隔离结构102上沉积第一介质层104；
如图1e所示，在第一介质层104上沉积第二多晶硅105；
如图1f所示，在第二多晶硅105上沉积第二介质层106，所述第二介质层106包括氮化硅层1061和氧化层1062，所述氮化硅层1061的厚度为100-700埃，所述氧化层1062的厚度为2500-3500埃；
如图1g所示，涂覆光刻胶107，如图1h所示，光刻形成第一窗口107a和第二窗口107b，如图1i所示，刻蚀去除第一窗口107a内的第二介质层106、第二多晶硅105和第一介质层04，暴露出第一多晶硅103的顶部，形成第一接触孔108，刻蚀去除第二窗口107b内的第二介质层106，暴露出第二多晶硅105的顶部，形成第二接触孔109，如图1j所示，用金属填充所述第一接触孔108和所述第二接触孔109。
现有技术的PPS电容器的制作方法，包括以下步骤：
如图2a所示，在衬底201中形成多个浅沟槽隔离结构202；
如图2b所示，在所述浅沟槽隔离结构202之间的衬底上沉积第一介质层203；
如图2c所示，在所述第一介质层203沉积第一多晶硅204；
如图2d所示，在所述第一多晶硅204和第一多晶硅两侧的浅沟槽隔离结构202上沉积第二介质层205；
如图2e所示，在所述第二介质层205上沉积第二多晶硅206；
如图2f所示，在所述第二多晶硅上206沉积第三介质层207，所述第三介质层207包括氮化硅层2071和氧化层2072，所述氮化硅层2071的厚度为100-700埃，所述氧化层2072的厚度为2500-3500埃；
如图2g所示，涂覆光刻胶208，如图2h所示，光刻形成第一窗口208a和第二窗口208b，如图2i所示，刻蚀第一窗口208a内的第三介质层207、第二多晶硅206和第二介质层205，暴露出第一多晶硅204的顶部，形成第一接触孔209，刻蚀第二窗口208b内的第三介质层，暴露出第二多晶硅206的顶部，形成第二接触孔210，去除光刻胶，如图2j所示，用金属填充所述第一接触孔209和第二接触孔210。
如何在不增加电容面积的情况下，提高PIP电容器和PPS电容器的单位面积电容是本领域技术人员急需解决的问题之一。
发明内容
本发明的目的是提供一种PIP、PPS电容器的制作方法，以提高PIP电容器和PPS电容器的单位面积电容。
本发明的技术解决方案是一种PIP电容器的制作方法，包括以下步骤：
在衬底中形成浅沟槽隔离结构；
在所述浅沟槽隔离结构上沉积第一多晶硅，刻蚀所述第一多晶硅以暴露出所述浅沟槽隔离结构的边缘；
在所述第一多晶硅和所述浅沟槽隔离结构上依次沉积第一介质层、第二多晶硅和第二介质层；
依次刻蚀所述第二介质层、第二多晶硅和第一介质层，形成暴露出所述第一多晶硅顶部的第一接触孔，并刻蚀所述第二介质层，形成暴露出所述第二多晶硅顶部的第二接触孔；
在所述第一接触孔内、第二接触孔内和第二介质层表面沉积金属，形成互连线。
作为优选：所述第二介质层包括氮化硅层和氧化层。
作为优选：所述氮化硅层的厚度为100-700埃，所述氧化层的厚度为200-500埃。
本发明还提供一种PPS电容器的制作方法，包括以下步骤：
在衬底中形成多个浅沟槽隔离结构；
在所述浅沟槽隔离结构之间的衬底上沉积第一介质层；
在第一介质层上沉积第一多晶硅；
在所述第一多晶硅和浅沟槽隔离结构上依次沉积第二介质层、第二多晶硅和第三介质层；
依次刻蚀所述第三介质层、第二多晶硅和第二介质层，形成暴露出所述第一多晶硅顶部的第一接触孔，并刻蚀所述第三介质层，形成暴露出所述第二多晶硅的第二接触孔；
在所述第一接触孔内、第二接触孔内和第三介质层表面沉积金属形成互连线。
作为优选：所述第三介质层包括氮化硅层和氧化层。
作为优选：所述氮化硅层的厚度为100-700埃，所述氧化层的厚度为200-500埃。
与现有技术相比，本发明在PIP电容器的制作中形成一个与PIP电容并联的电容，在PPS电容器制作中，形成一个与PPS电容并联的电容，从而提高单位面积电容，同时减小PIP电容、PPS电容中金属互连的介质层的厚度，减小半导体器件厚度，提高单位面积电容。
附图说明
图1a-1j是现有技术PIP电容器的制作流程中各个工艺步骤的剖面图；
图2a-2j是现有技术PPS电容器的制作流程中各个工艺步骤的剖面图；
图3是本发明具体实施实例的PIP电容器的制作流程图；
图4a-4j是本发明具体实施实例的PIP电容器的制作流程中各个工艺步骤的剖面图；
图5a-5j是本发明具体实施实例的PPS电容器的制作流程中各个工艺步骤的剖面图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3是本发明PIP电容器的制作流程图。
请参阅图3所示，本发明的技术解决方案是一种PIP电容器的制作方法，包括以下步骤：
在步骤301中，如图4a所示，在衬底401中形成浅沟槽隔离结构402；
在步骤302中，如图4b所示，在所述浅沟槽隔离结构402上沉积第一多晶硅403，如图4c所示，刻蚀第一多晶硅403以暴露出浅沟槽隔离结构402的边缘；
在步骤303中，如图4d所示，在所述第一多晶硅403和浅沟槽隔离结构402表面沉积第一介质层404；
如图4e所示，在所述第一介质层404上沉积第二多晶硅405；
如图4f所示，在所述第二多晶硅405上沉积第二介质层406，所述第二介质层406包括氮化硅层4061和氧化层4062，所述氮化硅层4061的厚度为100-700埃，所述氧化层4062的厚度为200-500埃；
在步骤304中，如图4g所示，涂覆光刻胶407，如图4h所示，光刻形成第一窗口407a和第二窗口407b，如图4i所示，刻蚀去除第一窗口407a内的第二介质层406、第二多晶硅405和第一介质层404，暴露出第一多晶硅403的顶部，形成第一接触孔408，刻蚀去除第二窗口407b内的第二介质层406，暴露出第二多晶硅405的顶部，形成第二接触孔409，去除光刻胶407；
在步骤305中，如图4j所示，在第一接触孔内408、第二接触孔409内和第二介质层上沉积金属形成互连线410。
本实施例制得的PIP电容器中，第一多晶硅403和第二多晶硅405分别为该PIP电容器的上、下极板，第一介质层404为该PIP电容器的介质层，本实施例在制造PIP电容器的同时还形成了一个与该PIP电容器并联的电容，互连线410和第一多晶硅403、第二多晶硅405分别为该电容的上、下极板，第二介质层406为该电容的介质层，从而提高单位面积电容；同时本实施例的PIP电容器制造方法，由于减少氧化层4062的厚度，从而减小PIP电容中金属互连的介质层的厚度，减小半导体器件厚度。
本发明还提供一种PPS电容器的制作方法，包括以下步骤：
如图5a所示，在衬底501中形成多个浅沟槽隔离结构502；
如图5b所示，在所述浅沟槽隔离结构502之间的衬底上沉积第一介质层503；
如图5c所示，在第一介质层503上沉积第一多晶硅504；
如图5d所示，在所述第一多晶硅504和所述浅沟槽隔离结构502上沉积第二介质层505；
如图5e所示，在所述第二介质层505上沉积第二多晶硅506；
如图5f所示，在所述第二多晶硅506上沉积第三介质层507，所述第三介质层507包括氮化硅层5071和氧化层5072，所述氮化硅层5071的厚度为100-700埃，所述氧化层5072的厚度为200-500埃；
如图5g所示，涂覆光刻胶508，如图5h所示光刻形成第一窗口508a和第二窗口508b，如图5i所示刻蚀去除第一窗口508a内的第三介质层507、第二多晶硅506和第二介质层505，暴露出第一多晶硅504的顶部，形成第一接触孔509；刻蚀去除第二窗口508b内的第三介质层507，暴露出第二多晶硅506的顶部，形成第二接触孔510；
如图5j所示，在第一接触孔内509、第二接触孔510内和第三介质层507上沉积金属形成互连线511。
本实施例制得的PPS电容器中，衬底501和第一多晶硅504分别为该PPS电容器的第一上、下极板，第一介质层503为该PPS电容器的第一上、下极板之间的介质层；第一多晶硅504和第二多晶硅506分别为该PPS电容器的第二上、下极板，第二介质层505为该PPS电容器的第二上、下极板之间的介质层，本实施例在制造PPS电容器的同时还形成了一个与该PPS电容器并联的电容，互连线511和第一多晶硅504、第二多晶硅506分别为该电容的上、下极板，第三介质层507为该电容的介质层，从而提高单位面积电容；同时本实施例的PPS电容器制造方法，由于减少了所述氧化层5072的厚度，从而减小PPS电容中金属互连的介质层的厚度，减小半导体器件厚度。
综上所述，本发明在PIP电容器和PPS电容器制作中，分别形成一个与PIP电容并联的电容和一个与PPS电容并联的电容，从而提高单位面积电容，同时减小PIP电容、PPS电容中金属互连的介质层的厚度，减小半导体器件厚度。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (6)

1.一种PIP电容器的制作方法，其特征在于，包括以下步骤：
在衬底中形成浅沟槽隔离结构；
在所述浅沟槽隔离结构上沉积第一多晶硅，刻蚀所述第一多晶硅以暴露出所述浅沟槽隔离结构的边缘；
在所述第一多晶硅和所述浅沟槽隔离结构上依次沉积第一介质层、第二多晶硅和第二介质层；
依次刻蚀所述第二介质层、第二多晶硅和第一介质层，形成暴露出所述第一多晶硅顶部的第一接触孔，并刻蚀所述第二介质层，形成暴露出所述第二多晶硅顶部的第二接触孔；
在所述第一接触孔内、第二接触孔内和第二介质层表面沉积金属，形成互连线。
2.根据权利要求1所述的PIP电容器的制作方法，其特征在于：所述第二介质层包括氮化硅层和氧化层。
3.根据权利要求2所述的PIP电容器的制作方法，其特征在于：所述氮化硅层的厚度为100-700埃，所述氧化层的厚度为200-500埃。
4.一种PPS电容器的制作方法，其特征在于，包括以下步骤：
在衬底中形成多个浅沟槽隔离结构；
在所述浅沟槽隔离结构之间的衬底上沉积第一介质层；
在第一介质层上沉积第一多晶硅；
在所述第一多晶硅和浅沟槽隔离结构上依次沉积第二介质层、第二多晶硅和第三介质层；
依次刻蚀所述第三介质层、第二多晶硅和第二介质层，形成暴露出所述第一多晶硅顶部的第一接触孔，并刻蚀所述第三介质层，形成暴露出所述第二多晶硅的第二接触孔；
在所述第一接触孔内、第二接触孔内和第三介质层表面沉积金属，形成互连线。
5.根据权利要求4所述的PPS电容器的制作方法，其特征在于：所述第三介质层包括氮化硅层和氧化层。
6.根据权利要求5所述的PPS电容器的制作方法，其特征在于：所述氮化硅层的厚度为100-700埃，所述氧化层的厚度为200-500埃。
CN201210230745.8A 2012-07-04 2012-07-04 Pip、pps电容器的制作方法 Active CN102751176B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210230745.8A CN102751176B (zh) 2012-07-04 2012-07-04 Pip、pps电容器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210230745.8A CN102751176B (zh) 2012-07-04 2012-07-04 Pip、pps电容器的制作方法

Publications (2)

Publication Number Publication Date
CN102751176A CN102751176A (zh) 2012-10-24
CN102751176B true CN102751176B (zh) 2017-05-17

Family

ID=47031262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210230745.8A Active CN102751176B (zh) 2012-07-04 2012-07-04 Pip、pps电容器的制作方法

Country Status (1)

Country Link
CN (1) CN102751176B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426728B (zh) * 2013-08-29 2017-06-09 上海华虹宏力半导体制造有限公司 电容器结构及其制作方法
CN105632891A (zh) * 2014-11-28 2016-06-01 中芯国际集成电路制造(上海)有限公司 Pip电容器的制备方法
CN111969111B (zh) * 2020-08-26 2023-04-18 上海华虹宏力半导体制造有限公司 一种电容器及其制造方法
CN113192927A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 Pip电容的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597093B1 (ko) * 2003-12-31 2006-07-04 동부일렉트로닉스 주식회사 캐패시터 제조방법
KR100720261B1 (ko) * 2006-01-26 2007-05-23 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US20070235788A1 (en) * 2006-04-04 2007-10-11 Ching-Hung Kao Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same
CN101197371A (zh) * 2006-12-06 2008-06-11 上海华虹Nec电子有限公司 一种耦接电容结构及其制造方法
CN101621081B (zh) * 2009-08-06 2010-12-08 无锡市晶源微电子有限公司 一种半导体制造工艺中叠加电容的结构
CN102214702B (zh) * 2011-05-23 2016-02-17 上海华虹宏力半导体制造有限公司 半导体电容器结构及其形成方法

Also Published As

Publication number Publication date
CN102751176A (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
US8999797B2 (en) Semiconductor device with air gaps and method for fabricating the same
KR101760999B1 (ko) 금속-절연체-금속(ｍｉｍ) 커패시터 및 형성 방법
US12051646B2 (en) Metal line structure and method
CN101414606B (zh) 半导体器件中的叠层电容器及其制造方法
TW201727874A (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
US10396217B2 (en) Decoupling finFET capacitors
US10770464B2 (en) Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same
US9012296B2 (en) Self-aligned deep trench capacitor, and method for making the same
TWI612585B (zh) 具有垂直通道電晶體的半導體裝置及其製作方法
US20220301879A1 (en) High aspect ratio bosch deep etch
CN102751176B (zh) Pip、pps电容器的制作方法
JP2008205180A (ja) 半導体装置及びその製造方法
CN108573971B (zh) 半导体存储器结构
US12107118B2 (en) Method for forming an electronic product comprising two capacitors having different dielectric thicknesses, and corresponding electronic product
CN105489590A (zh) 嵌入式金属-绝缘体-金属电容器
CN114334661B (zh) 一种沟槽型双层栅功率mosfet及其制造方法
CN108615732B (zh) 半导体元件及其制作方法
TWI455319B (zh) 多閘電晶體
CN103441061A (zh) 电容器结构及其制作方法
CN103227101A (zh) 半导体器件及其制造方法
CN105990095B (zh) Mim电容器及其制备方法
CN101339902B (zh) 高压半导体器件及其制造方法
CN111435658B (zh) 形成存储器堆叠结构的方法
CN104134694B (zh) 形成用于场板形成的阶梯式电介质的方法
CN103021956A (zh) 分栅式快闪存储器的pip电容及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140504

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140504

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant