TWI612585B - 具有垂直通道電晶體的半導體裝置及其製作方法 - Google Patents

具有垂直通道電晶體的半導體裝置及其製作方法 Download PDF

Info

Publication number
TWI612585B
TWI612585B TW103120935A TW103120935A TWI612585B TW I612585 B TWI612585 B TW I612585B TW 103120935 A TW103120935 A TW 103120935A TW 103120935 A TW103120935 A TW 103120935A TW I612585 B TWI612585 B TW I612585B
Authority
TW
Taiwan
Prior art keywords
insulating layer
gate electrode
electrode material
semiconductor substrate
gate
Prior art date
Application number
TW103120935A
Other languages
English (en)
Other versions
TW201513230A (zh
Inventor
金玟錫
尹孝燮
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201513230A publication Critical patent/TW201513230A/zh
Application granted granted Critical
Publication of TWI612585B publication Critical patent/TWI612585B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一半導體裝置及其製造方法。方法包括於一半導體基板依序地沉積一閘極電極材料以及一犧牲絕緣層；圖案化閘極電極材料以及犧牲絕緣層以形成一個或多個孔洞來曝露出半導體基板的一表面；在孔洞的內側壁形成一閘極絕緣層；形成一個或多個柱狀圖案以分別填入孔洞中，且在柱狀圖案的頂端凹入；在柱狀圖案形成一接觸單元與一電極單元；移除一圖案化犧牲絕緣層，並形成隙壁氮化材料於移除圖案化犧牲絕緣層的半導體基板；以及移除在該些柱狀圖案之間之部份的隙壁氮化材料與部份的一圖案化閘極電極材料。

Description

具有垂直通道電晶體的半導體裝置及其製作方法
本發明概念下的多個具體實施例是有關於一半導體裝置，且更特定來說是關於一種具有垂直通道電晶體的半導體裝置及其製造方法。
隨著半導體裝置的集成度提高，各個單位晶胞的平面面積也隨之縮小。為了因應單位晶胞的面積縮小，而進行各種的研究。舉例來說，用來連接開關裝置、位元線、字元線以及電容等的連接件以嵌入型式來製造，例如接觸單元以嵌入型式來製造。
作為努力的一部份，建議採取垂直通道半導體裝置，其中用於開關裝置的MOS電晶體的源極與汲極會垂直排列或是以相對基板表面立體地對基板製造出垂直通道。
在垂直通道電晶體中，垂直通道會包括垂直於一半導體基板的一柱狀圖案、形成於該柱狀圖案外周圍的一閘極電極，以及形成於該柱狀圖案上端與下端的源極與汲極，其中閘極電極位於源極與汲極之間。
垂直通道電晶體的優點在於即使一通道長度增加的情況下，電晶體在基板的面積不會增加。然而，因為要形成柱狀圖案再於柱狀圖案的外周圍形成閘極電極，所以垂直電晶體的製程非常複雜。
更特定來說，垂直通道電晶體是藉由蝕刻形成有一柱體的一基板 所製成，並以一預設寬度凹入柱體一較低的部份；在形成柱體的基板形成一閘極絕緣層；在形成閘極絕緣層的半導體基板沉積一導體層以環繞閘極電極；以及側壁蝕刻所沉積的導體層，以形成環繞閘極電極，其中環繞閘極電極環繞於柱體凹入較低的部份。
既然柱體較低的部份是凹入用來形成環繞的閘極電極，所以柱體較低之部份的一寬度小於柱體的一較高之部份的寬度，也因此造成柱狀圖案的崩潰產生。
進一步來說，當沉積形成環繞的閘極電極的導體層被側壁蝕刻(spacer-etched)時，無法清楚地蝕刻導體層，且柱狀圖案間無法被分隔。因此，半導體裝置的可靠度可能會降低。
本發明提供多個例示性具體實施例的半導體裝置及其製造方法，且半導體裝置具有一垂直通道電晶體，能夠增進可靠度藉以避免柱狀圖案崩壞或阻塞。
根據本發明的一例示性具體實施例所提供的製造半導體裝置的方法，該方法包括於一半導體基板依序地沉積一閘極電極材料以及一犧牲絕緣層；圖案化閘極電極材料以及犧牲絕緣層以形成一個或多個孔洞來曝露出半導體基板的一表面；在孔洞的內側壁形成一第一閘極絕緣層；形成一個或多個柱狀圖案以分別填入孔洞中，且在柱狀圖案的頂端凹入；在柱狀圖案形成一接觸單元與一電極單元；移除一圖案化犧牲絕緣層，並形成隙壁氮化材料於移除圖案化犧牲絕緣層的半導體基板；以及移除在該些柱狀圖案之間之部份的隙壁氮化材料與部份的一圖案化閘極電極材料。
根據本發明另一例示性具體實施例的觀點提供一種製造半導體裝置的方法，該方法可包括於一半導體基板依序地沉積一閘極電極材料以及一 絕緣層；圖案化閘極電極材料以及絕緣層以形成一個或多個孔洞來曝露出半導體基板的一表面；在孔洞的內側壁形成一閘極絕緣層；形成一個或多個柱狀圖案以分別填入孔洞中，且在柱狀圖案的頂端凹入；在柱狀圖案形成一接觸單元與一電極單元；凹入電極單元與形成填入孔洞中的一資料儲存單元；以及移除在該些柱狀圖案之間之部份的一圖案化閘極電極材料。
根據本發明更一例示性具體實施例的觀點提供一種半導體裝置，該半導體裝置包括經佈植離子於其中的一半導體基板；形成於該半導體基板並從該半導體基板朝上延伸的一或多個柱狀圖案；以一設定高度形成於該柱狀圖案的一外側壁上的一閘極電極材料；以一直線狀形成於該閘極電極材料與該柱狀圖案之間的一第一閘極絕緣層；以及形成於該閘極電極材料以封閉該柱狀圖案的一隙壁氮化材料。
這些與其他的特徵、觀點與具體實施例將在以下的「實施方式」中描述。
110‧‧‧半導體基板
115‧‧‧閘極電極材料
120‧‧‧犧牲絕緣層
125‧‧‧閘極絕緣層
130‧‧‧主動柱狀圖案
135‧‧‧接觸單元
140‧‧‧電極單元
145‧‧‧隙壁氮化材料
150‧‧‧絕緣層
155‧‧‧犧牲層
210‧‧‧半導體基板
215‧‧‧閘極電極材料
220‧‧‧犧牲絕緣層
225‧‧‧閘極絕緣層
230‧‧‧主動柱狀圖案
235‧‧‧接觸單元
240‧‧‧電極單元
245‧‧‧資料儲存單元
250‧‧‧隙壁氮化材料
255‧‧‧絕緣層
260‧‧‧犧牲層
310‧‧‧半導體基板
315‧‧‧第一閘極絕緣層
320‧‧‧閘極電極材料
325‧‧‧犧牲絕緣層
330‧‧‧第二閘極絕緣層
335‧‧‧主動柱狀圖案
340‧‧‧接觸單元
345‧‧‧電極單元
350‧‧‧隙壁氮化材料
355‧‧‧絕緣層
360‧‧‧犧牲層
H‧‧‧孔洞
以下將搭配圖式做詳盡的描述來讓前述與其他在本揭露中的觀點、特徵與其他標的的優點能更清楚地被理解，在圖式中：第1A圖到第1H圖係為根據本發明概念的一具體實施例的半導體裝置製造方法的剖面圖；第2A圖到第2I圖係為根據本發明概念的一具體實施例的半導體裝置製造方法的剖面圖；以及第3A圖到第3H圖係為根據本發明概念的一具體實施例的半導體裝置製造方法的剖面圖。
在下文中，將參考所附圖式來更詳細描述本發明之例示性具體實 施例。下面將參考作為例示性具體實施例(及中間結構)示意圖的剖面圖來描述例示性具體實施例。因此，像是製造技術所產生圖式中形狀的差異以及/或是容許誤差的存在都是可以預期的。如此一來，下面所描繪的各部位的形狀都不該用來限制例示性具體實施例，但可能會有像是在製造上產生形狀的偏差。在圖式中，各層與部位的長度和尺寸都可能為了清楚而誇大比例。圖式中相似元件符號用來表示相似的元件。同樣可被理解的是當引用一層是位在另一層或是基板「上」時，這一層不僅可以是直接位在另一層或是基板上，但也可能有還中間層的存在。在說明書中同樣要注意的是，「連接/耦合」代表的不只是一構件直接耦合於另一構件上的情況，也同樣代表透過一中介構件來間接耦合於另一構件的情況。此外，即使於一句子中沒特別提及，用單數來表達的形式也可能是包含複數的形式。
雖然只有一些本發明概念的具體實施例被表示出或被描述，但本發明所屬技術領域中具有通常知識者可以在沒有違反本發明概念的原則與精神下了解在這些例示性具體實施例中的變化。
第1A圖到第1H圖係為根據本發明概念的一具體實施例的半導體裝置製造方法的剖面圖。
如第1A圖所示，根據本發明概念的一具體實施例的半導體裝置製造方法可包括提供一半導體基板110並佈植離子於半導體基板110來避免一圖案崩壞。用來避免圖案崩壞的離子可例如為氮離子(N+)。
如第1B圖所示，沉積一閘極電極材料115於半導體基板110上，並沉積一犧牲絕緣層120於閘極電極材料115上。舉例來說，閘極電極材料115可包括一氮化鈦(TiN)層、一氮化鉭(TaN)層、一鎢(W)層或一矽化鈦(TiSi2)層，且犧牲絕緣層120可以是一氧化層。閘極電極材料115與犧牲絕緣層120的一堆疊高度可以考量閘極電極材料115在接下來的製程中所需移除的厚度以及一 垂直通道電晶體的一整體高度來決定。
如第1C圖所示，圖案化閘極電極材料115以及犧牲絕緣層120，以形成一個孔洞H來曝露出半導體基板110的一上表面，且沉積一閘極絕緣層125於孔洞H中。此時，可圖案化閘極電極材料115與犧牲絕緣層120，來曝露出半導體基板110的一上表面。選擇地，如第1C圖所示，可自半導體基板110的上表面圖案化閘極電極材料115與犧牲絕緣層120，使得半導體基板110凹入一特定深度。此外，閘極絕緣層125可為一氧化層且可利用一原子層沉積(Atomic Layer Deposition，ALD)法來沉積。接著，蝕刻閘極絕緣層125以讓閘極絕緣層125可只形成於孔洞H的一內側壁，並且曝露出孔洞H的底部。換句話說，閘極絕緣層125可形成於孔洞H的內側壁上，以對應閘極電極材料115的一側壁。
如第1D圖所示，透過一磊晶生長法形成一柱狀材料來埋入孔洞H中，且接著平坦化柱狀材料來形成一主動柱狀圖案130。以一特定深度凹入主動柱狀圖案130，且形成一接觸單元135於凹入的主動柱狀圖案130中。形成一電極單元140於接觸單元135上。接觸單元135例如可由矽化物所形成，且電極單元140可由與閘極電極材料115相同的材料所形成。由於是透過一磊晶生長法來形成主動柱狀圖案130，所以可避免主動柱狀圖案130的崩壞。此外，由於在透過一磊晶生長法形成主動柱狀圖案130之後才形成接觸單元135與電極單元140，且接著以特定深度凹入主動柱狀圖案130，所以可不需一硬光罩製程等而可簡化製作流程。
如第1E圖所示，透過舀出(dip out)製程從半導體基板110移除犧牲絕緣層120。接著，形成一隙壁氮化材料145於移除犧牲絕緣層120後之半導體基板110的上表面。
如第1F圖所示，部份的隙壁氮化材料145與部份的閘極電極材料115被主動柱狀圖案130的外周緣以一預設距離所分隔，且蝕刻此部份的隙壁氮 化材料145與此部份的閘極電極材料115。
如第1G圖所示，從被蝕刻之部份的隙壁氮化材料145與部份的閘極電極材料115，在半導體基板110上以一特定高度形成用以分隔晶胞的一絕緣層150，且形成一犧牲層155於絕緣層150之上。絕緣層150可例如是一氮化層，且犧牲層155可例如是一旋塗式介電材料(Spin on dielectric，SOD)層。
如第1H圖所示，透過一化學機械研磨製程(chemical mechanical polishing，CMP)移除一部份的絕緣層150與犧牲層155，以平坦化絕緣層150。
第2A圖到第2I圖係為根據本發明概念的一具體實施例的半導體裝置製造方法的剖面圖。
如第2A圖所示，根據本發明概念的一具體實施例的半導體裝置製造方法可包括提供一半導體基板210並佈植離子於半導體基板210來避免一圖案崩壞。用來避免圖案崩壞的離子可例如為氮離子(N+)。
如第2B圖所示，沉積一閘極電極材料215於半導體基板210上，並沉積一犧牲絕緣層220於閘極電極材料215上。舉例來說，閘極電極材料215可包括一氮化鈦(TiN)層、一氮化鉭(TaN)層、一鎢(W)層或一矽化鈦(TiSi2)層，且犧牲絕緣層220可以是一氧化層。第2B圖與第1B圖在製程上的差異在於，犧牲絕緣層220的堆疊高度可與犧牲絕緣層120的堆疊高度不同。閘極電極材料215與犧牲絕緣層220的一堆疊高度可以考量閘極電極材料215在接下來的製程中所需移除的厚度以及一垂直通道電晶體的一整體高度來決定。
如第2C圖所繪示，圖案化閘極電極材料215以及犧牲絕緣層220，以形成一個孔洞H來曝露出半導體基板210的一上表面，且沉積一閘極絕緣層225於孔洞H中。此時，閘極絕緣層225可例如為一氧化層，且可用一原子層沉積(Atomic Layer Deposition，ALD)法來沉積。接著，蝕刻閘極絕緣層225以讓閘極絕緣層225可只形成於孔洞H的一內側壁，並且曝露出孔洞H的底部。換句 話說，閘極絕緣層225可形成於孔洞H的內側壁上，以對應閘極電極材料215的一側壁。
如第2D圖所示，透過一磊晶生長法形成一柱狀材料來埋入孔洞H中，且接著平坦化柱狀材料來形成主動柱狀圖案230。以一特定深度凹入主動柱狀圖案230，且形成一接觸單元235於凹入的主動柱狀圖案230中。形成一電極單元240於接觸單元235上。接觸單元235例如可由矽化物所形成，且電極單元240可由與閘極電極材料215相同的材料所形成。由於是透過一磊晶生長法來形成主動柱狀圖案230，所以可避免主動柱狀圖案230的崩壞。此外，由於在透過一磊晶生長法形成主動柱狀圖案230之後才形成接觸單元235與電極單元240，且接著以特定深度凹入主動柱狀圖案230，所以可不需一硬光罩製程等而可簡化製作流程。
如第2E圖所示，以一特定深度凹入電極單元240，且形成一資料儲存單元245於凹入的電極單元240來埋入孔洞H中。資料儲存單元245可包括一相變材料、過渡金屬氧化物、鈣鈦礦或一聚合物。
如第2F圖所示，透過舀出(dip out)製程從半導體基板210移除犧牲絕緣層220。接著，形成一隙壁氮化材料250於移除犧牲絕緣層220後之半導體基板210的上表面。隙壁氮化材料250可例如為氮化物。
如第2G圖所示，部份的隙壁氮化材料250與部份的閘極電極材料215被主動柱狀圖案230的外周緣以一預設距離所分隔，且蝕刻此部份的隙壁氮化材料250與此部份的閘極電極材料215。
如第2H圖所示，從被蝕刻之部份的隙壁氮化材料250與部份的閘極電極材料215，在半導體基板210上以一特定高度形成用以分隔晶胞的一絕緣層255，且形成一犧牲層260於絕緣層255之上。絕緣層255可例如是一氮化層，且犧牲層260可例如是一旋塗式介電材料(Spin on dielectric，SOD)層。
如第2I圖所示，透過一化學機械研磨製程(chemical mechanical polishing，CMP)移除一部份的絕緣層255與犧牲層260，以平坦化絕緣層255。
第3A圖到第3H圖係為根據本發明概念的一具體實施例的半導體裝置製造方法的剖面圖。
如第3A圖所示，根據本發明概念的一具體實施例的半導體裝置製造方法可包括提供一半導體基板310並佈植離子於半導體基板310來避免一圖案崩壞。用來避免圖案崩壞的離子可例如為氮離子(N+)。
如第3B圖所示，沉積一第一閘極絕緣層315於半導體基板310上，並沉積一閘極電極材料320於第一閘極絕緣層315上，並沉積一犧牲絕緣層325於閘極電極材料320上。舉例來說，閘極電極材料320可包括一氮化鈦(TiN)層、一氮化鉭(TaN)層、一鎢(W)層或一矽化鈦(TiSi2)層，且犧牲絕緣層325可與第一閘極絕緣層315由同樣的材料所形成，例如一氧化層。可形成第一閘極絕緣層315來降低漏電流。隨著第一閘極絕緣層315的一厚度增加，漏電流也可進一步降低。閘極電極材料320與犧牲絕緣層325的一堆疊高度可以考量閘極電極材料320在接下來的製程中所需移除的厚度以及一垂直通道電晶體的一整體高度來決定。
如第3C圖所繪示，圖案化第一閘極絕緣層315、閘極電極材料320以及犧牲絕緣層325，以形成一個孔洞H來曝露出半導體基板310的一上表面，且沉積一第二閘極絕緣層330於孔洞H中。此時，可圖案化第一閘極絕緣層315、閘極電極材料320與犧牲絕緣層325，來曝露出半導體基板310的一上表面。選擇地，如第3C圖所示，可自半導體基板310的一上表面圖案化第一閘極絕緣層315、閘極電極材料320與犧牲絕緣層325，使得半導體基板310凹入一特定深度。此外，第二閘極絕緣層330與第一閘極絕緣層315可由相同材料所形成，例如一氧化層，且第二閘極絕緣層330可利用一原子層沉積(Atomic Layer Deposition， ALD)法來沉積。接著，蝕刻第二閘極絕緣層330以讓第二閘極絕緣層330可只形成於孔洞H的一內側壁，並且曝露出孔洞H的底部。
如第3D圖所示，透過一磊晶生長法形成一柱狀材料來埋入孔洞中，且接著平坦化柱狀材料來形成一主動柱狀圖案335。
以一特定深度凹入主動柱狀圖案335，且形成一接觸單元340於凹入的主動柱狀圖案335上。形成一電極單元345於接觸單元340上。主動柱狀圖案335可以在X方向或Y方向凹入。因此，主動柱狀圖案335可以修改使得一閘極電流在一線性方向上流動，且由於主動圖案延X線方向與Y線方向的其中之一凹入，而可降低主動柱狀圖案335的阻抗。接觸單元340例如可由矽化物所形成，且電極單元345可由與閘極電極材料320相同的材料所形成。由於是透過一磊晶生長法來形成主動柱狀圖案335，所以可避免主動柱狀圖案335的崩壞。此外，由於在透過一磊晶生長法形成主動柱狀圖案335之後才形成接觸單元340與電極單元345，且接著以特定深度凹入主動柱狀圖案335，所以可不需一硬光罩製程等而可簡化製作流程。雖然沒有在第3A圖到第3D圖示出，但可形成如第2E圖所示的一資料儲存單元於電極單元345上。
如第3E圖所示，透過舀出(dip out)製程從半導體基板310移除犧牲絕緣層325。接著，形成一隙壁氮化材料350於移除犧牲絕緣層325後之半導體基板310的上表面。
如第3F圖所示，部份的隙壁氮化材料350與部份的閘極電極材料320被主動柱狀圖案335的外周緣以一預設距離所分隔，且蝕刻此部份的隙壁氮化材料350與此部份的閘極電極材料320。
如第3G圖所示，從被蝕刻之部份的隙壁氮化材料350與部份的閘極電極材料320，在半導體基板310上以一特定高度形成用以分隔晶胞的一絕緣層355，且形成一犧牲層360於絕緣層355之上。絕緣層355可例如是一氮化層， 且犧牲層360可例如是一旋塗式介電材料(Spin on dielectric，SOD)層。
如第3H圖所示，透過一化學機械研磨製程(chemical mechanical polishing，CMP)移除一部份的絕緣層355與犧牲層360，以平坦化絕緣層355。
本發明的上述具體實施例是用來說明而非用來限制本發明。不同的選擇或均等的構件都是有可能的。本發明並不限於此處的具體實施例。本發明也不限於任何特定型態的半導體裝置。在本揭露的觀點下，其他增、減或修改都是顯而易見的，且都是有意地落於附加的申請專利範圍中。
310‧‧‧半導體基板
315‧‧‧第一閘極絕緣層
320‧‧‧閘極電極材料
330‧‧‧第二閘極絕緣層
335‧‧‧主動柱狀圖案
340‧‧‧接觸單元
345‧‧‧電極單元
350‧‧‧隙壁氮化材料
355‧‧‧絕緣層

Claims (22)

  1. 一種半導體裝置的製作方法，該方法包含：於一半導體基板依序地沉積一閘極電極材料以及一犧牲絕緣層；圖案化該閘極電極材料以及該犧牲絕緣層以形成一個或多個孔洞來曝露出該半導體基板的一表面；在該孔洞的內側壁形成一第一閘極絕緣層；形成一個或多個柱狀圖案以分別填入該孔洞中，且在該柱狀圖案的頂端凹入；在該柱狀圖案形成一接觸單元與一電極單元；移除一圖案化犧牲絕緣層，並形成一隙壁氮化材料於移除該圖案化犧牲絕緣層的半導體基板；以及移除在該些柱狀圖案之間之部份的隙壁氮化材料與部份的一圖案化閘極電極材料。
  2. 如申請專利範圍第1項所述之方法，更包含：在沉積該閘極電極材料與該犧牲絕緣層之前，佈植離子於該半導體基板中。
  3. 如申請專利範圍第2項所述之方法，其中該柱狀圖案是透過一磊晶生長法所形成。
  4. 如申請專利範圍第3項所述之方法，其中該第一閘極絕緣層是形成於該孔洞的內側壁，且該孔洞的內側壁對應該圖案化閘極電極材料的一側壁。
  5. 如申請專利範圍第4項所述之方法，在移除該部份的隙壁氮化材料與該部份的圖案化閘極電極材料之後，更包含：從半導體基板移除該部份的隙壁氮化材料與該部份的圖案化閘極電極材料形成一絕緣層； 在該絕緣層形成一犧牲層；以及藉由移除該絕緣層的一部份與該犧牲層來平坦化該絕緣層。
  6. 如申請專利範圍第1項所述之方法，其中在移除該隙壁氮化材料的一部份與該圖案化閘極電極材料的一部份之步驟，包含：移除該柱狀圖案的一外周緣所分隔之部份的隙壁氮化材料與部份的圖案化閘極電極材料。
  7. 如申請專利範圍第1項所述之方法，更包含：在沉積該閘極電極材料以及該犧牲絕緣層之前，於該半導體基板形成一第二閘極絕緣層，其中該第二閘極絕緣層在圖案化該閘極電極材料以及該犧牲絕緣層時被圖案化。
  8. 如申請專利範圍第7項所述之方法，其中該第一閘極絕緣層與該第二閘極絕緣層是由同樣的材料所形成。
  9. 如申請專利範圍第8項所述之方法，其中該柱狀圖案在該半導體基板的X軸或Y軸方向凹入。
  10. 一種製造半導體裝置的方法，該方法包含：於一半導體基板依序地沉積一閘極電極材料以及一絕緣層；圖案化該閘極電極材料以及該絕緣層以形成一個或多個孔洞來曝露出該半導體基板的一表面；在該孔洞的內側壁形成一閘極絕緣層；形成一個或多個柱狀圖案以分別填入該孔洞中，且在該柱狀圖案的頂端凹入；在該柱狀圖案形成一接觸單元與一電極單元；凹入該電極單元與形成填入該孔洞中的一資料儲存單元；以及 移除在該些柱狀圖案之間之部份的一圖案化閘極電極材料。
  11. 如申請專利範圍第10項所述之方法，在形成該資料儲存單元之後，更包含：移除一圖案化絕緣層以曝露該圖案化閘極電極材料的一上表面；以及在該圖案化閘極電極材料的上表面與由該柱狀圖案、該接觸單元、該電極部件以及該資料儲存單元所依序堆疊的一結構的一表面形成一隙壁氮化材料。
  12. 如申請專利範圍第11項所述之方法，其中在移除該部份的圖案化閘極電極材料時，移除在該些柱狀圖案之間之一部分的隙壁氮化材料。
  13. 如申請專利範圍第10項所述之方法，其中該資料儲存單元包括一相變材料、過渡金屬氧化物、鈣鈦礦與一聚合物的其中之一。
  14. 一種半導體裝置，包含：一半導體基板，經佈植離子於其中；一或多個柱狀圖案，形成於該半導體基板並從該半導體基板朝上延伸；一閘極電極材料，以一設定高度形成於該柱狀圖案的一外側壁上；一第一閘極絕緣層，以一直線狀形成於該閘極電極材料與該柱狀圖案之間；以及一隙壁氮化材料，形成於該閘極電極材料及該柱狀圖案的該外側壁上以覆蓋該柱狀圖案的上部。
  15. 如申請專利範圍第14項所述之半導體裝置，其中佈值於該半導體基板中的離子為氮離子。
  16. 如申請專利範圍第14項所述之半導體裝置，其中該柱狀圖案為一磊晶生長柱狀圖案。
  17. 如申請專利範圍第14項所述之半導體裝置，更包含：一接觸單元，形成於該柱狀圖案上； 一電極單元，形成於該接觸單元上；以及一資料儲存單元，形成於該電極單元上。
  18. 如申請專利範圍第17項所述之半導體裝置，其中該資料儲存單元包括一相變材料、過渡金屬氧化物、鈣鈦礦與一聚合物的其中之一。
  19. 如申請專利範圍第14項所述之半導體裝置，更包含：一第二閘極絕緣層，形成於該半導體基板與該閘極電極材料之間。
  20. 如申請專利範圍第19項所述之半導體裝置，其中該第一閘極絕緣層與該第二閘極絕緣層是由同樣的材料所形成。
  21. 如申請專利範圍第14項所述之半導體裝置，更包含：一絕緣層，形成以穿過該閘極電極材料及該隙壁氮化材料而接觸該半導體基板。
  22. 如申請專利範圍第21項所述之半導體裝置，其中該絕緣層的一表面及該隙壁氮化材料的一表面為共面。
TW103120935A 2013-09-30 2014-06-17 具有垂直通道電晶體的半導體裝置及其製作方法 TWI612585B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0116514 2013-09-30
KR20130116514A KR20150037168A (ko) 2013-09-30 2013-09-30 수직 채널 트랜지스터를 갖는 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
TW201513230A TW201513230A (zh) 2015-04-01
TWI612585B true TWI612585B (zh) 2018-01-21

Family

ID=52597803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120935A TWI612585B (zh) 2013-09-30 2014-06-17 具有垂直通道電晶體的半導體裝置及其製作方法

Country Status (4)

Country Link
US (1) US8975689B1 (zh)
KR (1) KR20150037168A (zh)
CN (1) CN104517854B (zh)
TW (1) TWI612585B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016163045A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Ｓｇｔを有する柱状半導体装置と、その製造方法
JP6794706B2 (ja) * 2015-10-23 2020-12-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102472673B1 (ko) * 2016-03-21 2022-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9870957B2 (en) 2016-06-16 2018-01-16 Samsung Electronics Co., Ltd. Vertical fin field effect transistor (V-FinFET), semiconductor device having V-FinFET and method of fabricating V-FinFET
CN106298372A (zh) * 2016-09-07 2017-01-04 中国科学院微电子研究所 一种微纳机电开关及其制造方法
JP7045974B2 (ja) * 2018-11-14 2022-04-01 東京エレクトロン株式会社 デバイスの製造方法
KR20230009206A (ko) * 2021-07-08 2023-01-17 삼성전자주식회사 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929339A (en) * 2007-12-21 2009-07-01 Hynix Semiconductor Inc Method for fabricating vertical channel transistor in semiconductor device
WO2011031749A2 (en) * 2009-09-08 2011-03-17 The Regents Of The University Of California Dram cell utilizing a doubly gated vertical channel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094377B1 (ko) 2008-04-04 2011-12-15 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR20100008557A (ko) 2008-07-16 2010-01-26 주식회사 하이닉스반도체 폴리메탈게이트를 구비한 반도체장치 제조 방법
KR101559063B1 (ko) * 2009-02-02 2015-10-08 삼성전자주식회사 반도체 소자의 제조 방법
KR20110102738A (ko) * 2010-03-11 2011-09-19 삼성전자주식회사 수직 채널 트랜지스터 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929339A (en) * 2007-12-21 2009-07-01 Hynix Semiconductor Inc Method for fabricating vertical channel transistor in semiconductor device
WO2011031749A2 (en) * 2009-09-08 2011-03-17 The Regents Of The University Of California Dram cell utilizing a doubly gated vertical channel

Also Published As

Publication number Publication date
TW201513230A (zh) 2015-04-01
US20150090951A1 (en) 2015-04-02
CN104517854A (zh) 2015-04-15
KR20150037168A (ko) 2015-04-08
US8975689B1 (en) 2015-03-10
CN104517854B (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
TWI612585B (zh) 具有垂直通道電晶體的半導體裝置及其製作方法
US9935050B2 (en) Multi-tier three-dimensional memory devices including vertically shared source lines and method of making thereof
US10461153B2 (en) Semiconductor memory device and method of manufacturing the same
US9299716B2 (en) Methods of manufacturing a semiconductor device
KR102238951B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US9502429B2 (en) Set of stepped surfaces formation for a multilevel interconnect structure
US7935598B2 (en) Vertical channel transistor and method of fabricating the same
US9613967B1 (en) Memory device and method of fabricating the same
US9263455B2 (en) Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines
JP2020027873A (ja) 半導体装置
US20100013047A1 (en) Integrated circuit and method of manufacturing the same
TWI668799B (zh) 記憶元件及其製造方法
JP2012175111A (ja) 半導体素子及びその形成方法
WO2014123170A1 (ja) 半導体装置及びその製造方法
US20140167149A1 (en) Semiconductor device and fabrication method thereof
JP2010153418A (ja) 半導体装置及び半導体装置の製造方法
KR101159985B1 (ko) 반도체 소자 및 그 제조 방법
US20200020711A1 (en) Memory device and method of fabricating the same
EP3224865B1 (en) Set of stepped surfaces formation for a multilevel interconnect structure
JP2011151113A (ja) キャパシタ、該キャパシタを備える半導体装置および半導体装置の製造方法
JP2014056867A (ja) 半導体装置の製造方法
JP2013235889A (ja) 半導体装置の製造方法
JP2018157169A (ja) 半導体記憶装置及びその製造方法
JP2013030698A (ja) 半導体装置の製造方法
TW202301640A (zh) 具有虛設閘極結構的半導體裝置