CN101414606B - 半导体器件中的叠层电容器及其制造方法 - Google Patents
半导体器件中的叠层电容器及其制造方法 Download PDFInfo
- Publication number
- CN101414606B CN101414606B CN2008101695854A CN200810169585A CN101414606B CN 101414606 B CN101414606 B CN 101414606B CN 2008101695854 A CN2008101695854 A CN 2008101695854A CN 200810169585 A CN200810169585 A CN 200810169585A CN 101414606 B CN101414606 B CN 101414606B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- interlayer dielectric
- dielectric
- upper electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 161
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims description 79
- 239000002184 metal Substances 0.000 claims description 79
- 239000011229 interlayer Substances 0.000 claims description 78
- 239000010410 layer Substances 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims 3
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000000203 mixture Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件中的叠层电容器包括形成于半导体衬底上和/或上方的第一电容器以及形成于第一电容器上和/或上方的第二电容器。第一电容器和第二电容器每个都具有多层层压结构，该层压结构包括下部电极、电容器介电层和上部电极。下部电极和上部电极中的至少两个相互垂直地排列以具有相同的宽度和/或表面区域。
Description
本申请基于35U.S.C119要求第10-2007-0103974号(于2007年10月16日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种用于制造半导体器件的方法，更具体地，涉及一种半导体器件中的叠层电容器(stack capacitor)及其制造方法。
背景技术
在高速性能逻辑电路领域中，当前对于大容量电容器存在发展和研究。对具有多晶硅/绝缘体/多晶硅(PIP)结构的大容量电容器而言，由于传导性多晶硅被用于上部电极和下部电极，所以在上部电极和介电层之间的接触面(interface)以及同样在下部电极和介电层之间的接触面处出现了氧化。作为氧化的结果形成了自然的氧化物(native oxide)，从而引起电容器的整个尺寸减小的问题。为了解决这样的问题，已经将金属/绝缘体/金属(MIM)结构应用于电容器。由于MIM结构电容器不具有由损耗(depletion)形成在其中的寄生电容，所以MIM结构电容器通常被需要高Q值的高品质半导体器件使用。此外，通过使用从单层到多层的电容器叠层(stack)结构，可以保证大容量的电容。
如实例图1所示，可以以在半导体衬底上和/或上方沉积第一电容器和第二电容器的方式构成叠层MIM电容器。第一电容器可以具有层压结构(laminated structure)，该层压结构包括在半导体衬底100上和/或上方作为金属层的第一下部电极110、形成于第一下部电极110上和/或上方作为介电层的第一介电层121、以及形成于第一介电层121上和/或上方作为金属层的第一上部电极122。第二电容器可以包括形成于第一上部电极122上和/或上方作为金属层的第二下部电极123、形成于第二下部电极123上和/上方作为介电层的第二介电层130、以及形成于第二介电层130上和/或上方作为金属层的第二上部电极140。
由于第一电容器的第一上部电极122形成在小于第一下部电极110的区域上和/或上方，所以那两个电极的区域不相互对应。因此，当第一电容器的电极具有不同的表面区域时，为了制造和应用不同的掩膜，增加了制造步骤的数量。此外，由于第二电容器同样包括两个具有不同表面区域的电极，所以与单层电容器相比进一步增加了步骤的数量，从而使制造效率降低。同样，可能使电容恶化。
发明内容
本发明实施例涉及一种用于制造半导体器件的方法，更具体地，涉及一种半导体器件中的叠层电容器及其制造方法。
本发明实施例涉及一种半导体器件中的叠层电容器及其制造方法，该方法防止了电容的恶化。
本发明实施例涉及一种半导体器件中的叠层电容器，该叠层电容器可以包括下列至少之一：形成于半导体衬底上和/或上方的第一电容器，该第一电容器具有包括第一下部电极、第一电容器介电层和第一上部电极的层压结构；以及形成于第一电容器上和/或上方的第二电容器，该第二电容器具有包括第二下部电极、第二电容器介电层和第二上部电极的层压结构，其中第一下部电极、第一上部电极、第二下部电极和第二上部电极中的至少两个相互垂直地排列以具有相同的表面区域。
本发明实施例涉及一种制造半导体器件的叠层电容器的方法，该方法可以包括下列步骤中至少之一：在半导体衬底上和/或上方形成第一电容器以具有顺序包括第一下部电极、第一电容器介电层和第一上部电极的层压结构；以及然后，在第一电容器上和/或上方形成第二电容器以具有顺序包括第二下部电极、第二电容器介电层和第二上部电极的层压结构，其中第一下部电极、第一上部电极、第二下部电极和第二上部电极中的至少两个相互垂直地排列以具有相同的表面区域。
本发明实施例涉及一种半导体器件，该半导体器件可以包括下列至少之一：半导体衬底；形成于半导体衬底上方并且具有包括第一下部电极、第一电容器介电层和第一上部电极的层压结构的第一电容器；以及形成于第一电容器上方并且具有包括第二下部电极、第二电容器介电层和第二上部电极的层压结构的第二电容器。根据本发明实施例，第一下部电极、第一上部电极、第二下部电极和第二上部电极中的至少两个相互垂直地排列以具有相同的表面区域。
本发明实施例涉及一种制造半导体器件的方法，该方法可以包括下列步骤中至少之一：在半导体衬底上方形成包括第一下部电极、第一电容器介电层和第一上部电极的第一电容器；以及然后在第一电容器上方形成包括第二下部电极、第二电容器介电层和第二上部电极的第二电容器。根据本发明实施例，第一下部电极、第一上部电极、第二下部电极和第二上部电极中的至少两个相互垂直堆叠地排列以具有相同的表面区域。
本发明实施例涉及一种方法，该方法可以包括下列步骤中至少之一：在半导体衬底上方形成下部金属线；形成连接至下部金属线的第一电容器，该第一电容器包括第一下部电极、第一上部电极以及置于第一下部电极和第一上部电极之间的第一电容器介电层；形成连接至第一电容器的第二电容器，该第二电容器包括第二下部电极、第二上部电极以及置于第二下部电极和第二上部电极之间的第二电容器介电层；以及然后同时形成连接至第二下部电极的第一上部接触件(contact)、连接至第二上部电极的第二上部接触件和连接至下部金属线的第三上部接触件。
附图说明
实例图1示出了叠层MIM电容器。
实例图2至图8示出了用于制造根据本发明实施例的半导体器件中的叠层电容器的一系列步骤。
具体实施方式
现在将详细描述实施例，在附图中示出了实施例的实例。在任何可能的地方，在整个附图中使用相同的参考标号以表示相同或相似的部件。
如实例图2所示，通过在衬底10上和/或上方制备金属层并图样化该金属层来在半导体衬底10上和/或上方形成下部金属线14。在形成有下部金属线14的衬底10上和/或上方形成第一层间电介质12。在第一层间电介质12中形成多个下部接触件16以与下部金属线14连接。例如，通过光刻法(photolithography)在第一层间电介质12上和/或上方形成第一光刻胶图样之后，使用第一光刻胶图样作为掩膜选择性地蚀刻第一层间电介质12，从而在其中形成通道孔(via hole)和沟槽。在去除第一光刻胶图样之后，在通道孔和沟槽中嵌入金属材料，从而形成下部接触件16。可以使用普通的半导体制造工艺在衬底10上和/或上方进一步形成包括晶体管的各种器件。在这种情况下，可以将下部金属线14连接至晶体管。
如实例图3所示，在第一层间电介质12上和/或上方形成第一电容器25，该第一电容器25连接至多个下部接触件16中的若干个。更具体地，在第一层间电介质12上和/或上方顺序形成第一金属层、第一介电层和第二金属层，并且使用第一掩膜通过对第二金属层实施曝光和显影来形成第二光刻胶图样。第一金属层和第二金属层可以由钨(W)、铝(Al)、钽(Ta)和氮化钽(TaN)中的任何一种组成。第一介电层可以由氮化硅(SiN)和氧化硅(SiO2)中的任何一种组成。接下来，使用第二光刻胶图样作为蚀刻掩膜依次蚀刻第一金属层、第一介电层和第二金属层，从而获得第一下部电极18、第一电容器介电层20和第一上部电极22。从而，完成包括第一下部电极18、第一电容器介电层20和第一上部电极22的第一电容器25的制造。
如实例图4所示，在第一电容器25的整个表面上和/或上方形成介电层之后，然后实施平坦化诸如化学机械平坦化(chemicalmechanical planarization)(CMP)直到暴露第一上部电极22。从而，形成第二层间电介质24。
如实例图5所示，在第二层间电介质24和第一上部电极22的整个表面上和/或上方依次形成第三金属层26a、第二介电层28a和第四金属层30a。第三金属层26a和第四金属层30a可以由钨(W)、铝(Al)、钽(Ta)和氮化钽(TaN)中的任何一种组成。第二介电层28a可以由氮化硅(SiN)和氧化硅(SiO2)中的任何一种组成。
如实例图6所示，然后可以使用用来形成第一电容器25的第一掩膜来在第四金属层30a上和/或上方形成第三光刻胶图样。然后，将第三光刻胶图样用作蚀刻掩膜，通过仅对第四金属层30a实施蚀刻来形成第二上部电极30b。在第二上部电极30b形成之后去除第三光刻胶图样。在形成第一电容器25的第一下部电极18和第一上部电极22的过程中使用的第一掩膜仍然用于第二电容器35的第二上部电极30b的形成过程中。结果，电极18、22和30b可以形成具有相同的宽度和/或表面区域，并垂直排列。
如实例图7所示，然后可以通过使用第二掩膜实施曝光和显影来在形成有第二上部电极30b的第二介电层28a上和/或上方形成第四光刻胶图样。第四光刻胶图样可以形成具有比第二光刻胶图样和第三光刻胶图样大的宽度和/或区域。本质上，第四光刻胶图样不仅覆盖了第二上部电极30b，而且还覆盖了形成在第二上部电极30b周围的第二介电层28a的表面。例如，第四光刻胶图样可以覆盖大约在距第二上部电极30b相同的距离内的宽度和/或区域。使用第四光刻胶图样作为蚀刻掩膜来蚀刻第二介电层28a，从而形成具有比第二上部电极30b大的宽度和/或表面区域的第二电容器介电层28b。在蚀刻第二介电层28a之后，使用第四光刻胶图样作为蚀刻掩膜来蚀刻第三金属层26a，从而形成具有比第二上部电极30b大的宽度和/或表面区域的第二下部电极26b。第二电容器介电层28b和第二下部电极26b相互垂直排列，并具有相同的宽度和/或表面区域。第二下部电极26b与第一上部电极22接触。从而，形成第二电容器35，该第二电容器35包括第二下部电极26b、第二电容器介电层28b和第二上部电极30b。
如实例图8所示，在形成有第二电容器35的第二层间电介质24的整个表面上和/或上方形成介电层。然后，实施平坦化诸如CMP直到暴露第二上部电极30b，从而形成第三层间电介质32。这样，在衬底10上和/或上方依次形成第三层间电介质32和第二电容器35、第四层间电介质34和第五层间电介质36。例如通过光刻法，图样化第五层间电介质36、第四层间电介质34、第三层间电介质32和第二层间电介质24，从而形成沟槽和通道孔。接下来，通过在沟槽和通道孔中嵌入金属来形成上部金属线40和连接至上部金属线40的多个上部接触件38a、38b和38c。在下文中，将更详细地描述上部金属线40和多个上部接触件38a、38b和38c的形成。
例如，在形成第四层间电介质34之后，在第四层间电介质34上和/或上方形成接触件光刻胶图样(contact photoresist pattern)。使用接触件光刻胶图样作为蚀刻掩膜，选择性地蚀刻第四层间电介质34、第三层间电介质32、第二电容器介电层28b和第二层间电介质24。因此，形成暴露部分第二下部电极26b的第一通道孔、暴露部分第二上部电极30b的第二通道孔和暴露多个下部接触件16中的任何一个的第三通道孔。随后，通过在第一通道孔、第二通道孔和第三通道孔中分别嵌入金属来形成第一上部接触件38a、第二上部接触件38b和第三上部接触件38c。在包括多个上部接触件38a、38b和38c的第四层间电介质34上和/或上方形成第五层间电介质36。接下来，图样化第五层间电介质36以从而形成用于暴露上部接触件38a、38b和38c的沟槽。在沟槽中嵌入金属，从而形成上部金属线40。
然而，如上所述的用于形成上部接触件38a、38b和38c以及金属线40的方法仅作为实例，而不限制本发明实施例。例如，可以通过在由图样化第四层间电介质34、第三层间电介质32和第二电容器介电层28b形成的通道孔中嵌入金属来形成第一上部接触件38a，以便将上部金属线40连接至第二下部电极26b。此外，可以通过在由图样化第四层间电介质34形成的通道孔中嵌入金属来形成第二上部接触件38b，以将上部金属线40连接至第二电容器35的第二上部电极30b。同样，可以通过在由图样化第四层间电介质34、第三层间电介质32和第二层间电介质24形成的通道孔中嵌入金属来形成第三上部接触件38c，以将上部金属线40连接至与下部金属线14连接的下部接触件16。经由下部金属线14将下部接触件连接至第一电容器25的第一下部电极18。通过在由图样化第五层间电介质36形成的沟槽中嵌入金属来形成上部金属线40。因此，完成具有第一电容器25以及第二电容器35的叠层电容器的制造，其中第一电容器25包括第一下部电极18和第一上部电极22，而第二电容器35包括第二下部电极26b和第二上部电极30b。
从以上描述可以理解，在根据本发明实施例的叠层电容器中，第一电容器25的第一下部电极18和第一上部电极22与第二电容器35的第二上部电极30b垂直地排列，彼此具有相同的宽度和/或表面区域。因此，覆盖第一电容器25的电极18和电极22的区域以及覆盖第二电容器35的电极30b的区域相互对应。从而，相比于需要为电极专门制造和应用掩模的其他制造第一和第二电容器的电极的方法，根据本发明实施例的用于形成第一电容器25和第二电容器35的电极的步骤数量减少了。因此，在防止电容恶化的同时，极大地提高了加工效率。
如实例图8所示，根据本发明实施例的半导体器件800可以包括衬底10、第一层间电介质12、下部金属线14、多个下部接触件16、第二层间电介质24、第三层间电介质32、叠层电容器37、第四层间电介质34、多个上部接触件38a、38b和38c、第五层间电介质36和上部金属线40。在衬底10上和/或上方形成第一层间电介质12，而在第一层间电介质12内形成下部金属线14和多个下部接触件16。在第一层间电介质12上和/或上方形成第二层间电介质24，并且在第二层间电介质24上和/或上方形成第三层间电介质32。根据本发明实施例，叠层电容器37具有层压结构，在该层压结构中第二电容器35沉积在第一电容器25上和/或上方并且电连接至第一电容器25。第一电容器25可以包括依次沉积的第一下部电极18、第一电容器介电层20、第一上部电极22。第二电容器35可以包括依次沉积的第二下部电极26b、第二电容器介电层28b和第二上部电极30b。第一电容器25的第一下部电极18和第一上部电极22相互垂直排列以具有相同的宽度和/或表面区域。可选地，第一电容器25的第一下部电极18可以相对于第二电容器35的第二上部电极30b垂直排列。此外，第一电容器25的第一上部电极22可以相对于第二电容器35的第二上部电极30b垂直排列以具有相同的宽度和/或表面区域。因此，第一电容器25的第一下部电极18和第一上部电极22，以及第二电容器35的第二上部电极30b可以垂直排列以相互具有相同的宽度和/或表面区域。更具体地，在第一层间电介质12上和/或上方形成第一电容器25，而在第三层间电介质32中形成第二电容器35。在第三层间电介质32上和/或上方形成第四层间电介质34。第一电容器25的第一下部电极18连接至形成于第一层间电介质12内的下部接触件16。上部接触件38a、38b和38c中的第一上部接触件38a连接至第二电容器35的第二下部电极26b。上部接触件38a、38b和38c中的第二上部接触件38b连接至第二上部电极30b。来自多个上部接触件38a、38b和38c的第三上部接触件38c连接至下部接触件16中的任何一个。在第四层间电介质34上和/或上方形成第五层间电介质36。在第五层间电介质36中形成上部金属线40。各个上部接触件38a、38b和38c连接至上部金属线40。
如本文中所述，构造叠层电容器以便第一电容器25的电极18和电极22以及第二电容器35的第二上部电极30b相互垂直地排列，具有相同的宽度和/或表面区域。因此，使叠层电容器的制造过程变容易，从而防止了电容的恶化。
从本文中所述清楚的知道，根据本发明实施例，在半导体器件中的叠层电容器及其制造方法中，第一电容器的电极和第二电容器的上部电极垂直排列，宽度和/或表面区域相互对应。因此，可以使叠层电容器的制造变容易，从而防止电容恶化。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本公开的原则的精神和范围内。更特别地，在本公开、附图、以及所附权利要求的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可选的使用对本领域技术人员来说也是显而易见的。
Claims (16)
1.一种半导体器件，包括：
半导体衬底；
下部金属线，形成在半导体衬底上方；
第一电容器，形成于所述半导体衬底上方并且具有包括第一下部电极、第一电容器介电层和第一上部电极的层压结构，其中，所述第一下部电极与所述下部金属线电连接；
第二电容器，形成于所述第一电容器上方并且具有包括第二下部电极、第二电容器介电层和第二上部电极的层压结构，其中，所述第二电容器电连接至所述第一电容器，其中，
所述第二下部电极与所述第一上部电极直接相连；
连接至所述第二下部电极的第一上部接触件、连接至所述第二上部电极的第二上部接触件和连接至所述下部金属线的第三上部接触件；
其中，所述第一下部电极、所述第一上部电极和所述第二上部电极相互垂直地堆叠并且具有相同的表面区域。
2.根据权利要求1所述的半导体器件，其中，所述第一电容器介电层置于所述第一下部电极和所述第一上部电极之间并且具有与所述第一下部电极和所述第一上部电极相同的表面区域。
3.根据权利要求1所述的半导体器件，其中，所述第二下部电极和所述第二电容器介电层相互垂直地堆叠并且具有相同的表面区域。
4.根据权利要求1所述的半导体器件，进一步包括：
下部金属线，形成于所述半导体衬底上方和所述第一电容器下方；以及
第一层间电介质，形成于所述下部金属线上方；
多个下部接触件，形成于所述第一层间电介质中并且连接至所述下部金属线，
其中，多个下部接触件中的任何一个连接至所述第一下部电极。
5.根据权利要求4所述的半导体器件，进一步包括：
第二层间电介质，形成于所述第一层间电介质上方；
第三层间电介质，形成于所述第二层间电介质上方以包括所述第二电容器；
第四层间电介质，形成于所述第三层间电介质上方；
所述第一上部接触件，贯穿所述第三层间电介质、所述第四层间电介质和所述第二电容器介电层并且连接至所述第二下部电极；
所述第二上部接触件，贯穿所述第四层间电介质并且连接至所述第二上部电极；以及
所述第三上部接触件，所述第三上部接触件通过穿透所述第四层间电介质、所述第三层间电介质和所述第二层间电介质来连接至所述下部接触件中的任何一个，
其中，所述第一电容器形成在所述第二层间电介质中，而所述第二电容器形成在所述第三层间电介质中。
6.根据权利要求5所述的半导体器件，进一步包括：
第五层间电介质，形成于所述第四层间电介质上方；以及
上部金属线，连接至所述第一上部接触件、所述第二上部接触件和所述第三上部接触件。
7.根据权利要求1所述的半导体器件，其中，所述第一下部电极、所述第一上部电极、所述第二下部电极和所述第二上部电极每个都包括钨(W)、铝(A1)和钽(Ta)中的任何一种。
8.根据权利要求7所述的半导体器件，其中，所述第一电容器介电层和所述第二电容器介电层每个都包括氮化硅(SiN)和氧化硅中的任何一种。
9.一种用于制造半导体器件的方法，包括：
在半导体衬底上方形成下部金属线；
在所述半导体衬底上方形成包括第一下部电极、第一电容器介电层和第一上部电极的第一电容器，其中，所述第一下部电极与所述下部金属线电连接；以及然后
在所述第一电容器上方形成包括第二下部电极、第二电容器介电层和第二上部电极的第二电容器，其中，所述第二电容器电连接至所述第一电容器，其中，所述第二下部电极与所述第一上部电极直接相连；
同时形成连接至所述第二下部电极的第一上部接触件、连接至所述第二上部电极的第二上部接触件和连接至所述下部金属线的第三上部接触件；
其中，所述第一下部电极、所述第一上部电极和所述第二上部电极相互垂直地堆叠并且具有相同的表面区域。
10.根据权利要求9所述的方法，其中，形成所述第一电容器包括：
在所述半导体衬底上方顺序形成第一金属层、第一介电层和第二金属层；
使用第一掩膜在所述第二金属层上方形成第一光刻胶图样；以及然后
使用所述第一光刻胶图样作为蚀刻掩膜通过顺序蚀刻所述第二金属层、所述第一介电层和所述第一金属层来形成所述第一上部电极、所述第一电容器介电层和所述第一下部电极。
11.根据权利要求10所述的方法，其中，所述第一金属层和所述第二金属层包括钨(W)、铝(Al)、钽(Ta)和氮化钽(TaN)中的任何一种，而所述第一介电层包括氮化硅(SiN)和氧化硅中的任何一种。
12.根据权利要求10所述的方法，其中，形成所述第二电容器包括：
在所述第一电容器的整个表面上和/或上方形成介电层；
通过在所述介电层上实施平坦化直到暴露所述第一上部电极来形成第二层间电介质；
在所述第二层间电介质和所述第一上部电极上方顺序形成第三金属层、第二介电层和第四金属层；
使用所述第一掩膜在所述第四金属层上方形成第二光刻胶图样；
使用所述第二光刻胶图样作为蚀刻掩膜通过蚀刻所述第四金属层来形成所述第二上部电极；
使用第二掩膜形成第三光刻胶图样；以及然后
使用所述第三光刻胶图样作为蚀刻掩膜通过蚀刻所述第二介电层和所述第三金属层来形成所述第二电容器介电层和 所述第二下部电极，其中，所述第二下部电极具有比所述第二上部电极大的表面区域。
13.根据权利要求12所述的方法，其中，所述第三金属层和所述第四金属层包括钨(W)、铝(Al)、钽(Ta)和氮化钽(TaN)中的任何一种，而所述第二介电层包括氮化硅(SiN)和氧化硅中的任何一种。
14.根据权利要求9所述的方法，在形成所述第一电容器之前，进一步包括：
形成在所述下部金属线上方形成的并暴露所述下部金属线的第一层间电介质；以及然后
形成贯穿所述第一层间电介质并且连接至所述下部金属线的多个下部接触件，
其中，所述多个下部接触件中的任何一个连接至所述第一下部电极。
15.根据权利要求14所述的方法，在形成所述第一电容器之后和形成所述第二电容器之前，进一步包括：
在所述第一层间电介质和所述第一电容器上方形成第二层间电介质以便通过所述第二层间电介质来暴露所述第一电容器。
16.根据权利要求15所述的方法，在形成所述第二电容器之后，进一步包括：
形成在所述第二层间电介质和所述第二电容器上方形成的第三层间电介质以便通过第三层间电介质暴露所述第二电容器；
在所述第三层间电介质和所述第二电容器上方形成第四层间电介质；以及然后
同时形成贯穿所述第三层间电介质、所述第四层间电介质和所述第二电容器介电层并且连接至所述第二下部电极的所述第一上部接触件，贯穿所述第四层间电介质并且连接至所述第二上部电极的所述第二上部接触件，以及通过穿透所述第四层间电介质、所述第三层间电介质和所述第二层间电介质连接至所述下部接触件中的任何一个的所述第三上部接触件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0103974 | 2007-10-16 | ||
| KR1020070103974A KR100902581B1 (ko) | 2007-10-16 | 2007-10-16 | 반도체 소자의 스택 커패시터 및 그의 형성방법 |
| KR1020070103974 | 2007-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101414606A CN101414606A (zh) | 2009-04-22 |
| CN101414606B true CN101414606B (zh) | 2012-07-25 |
Family
ID=40459148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101695854A Expired - Fee Related CN101414606B (zh) | 2007-10-16 | 2008-10-14 | 半导体器件中的叠层电容器及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7943476B2 (zh) |
| JP (1) | JP2009099991A (zh) |
| KR (1) | KR100902581B1 (zh) |
| CN (1) | CN101414606B (zh) |
| DE (1) | DE102008048651B4 (zh) |
| TW (1) | TW200919705A (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101400061B1 (ko) | 2007-12-07 | 2014-06-27 | 삼성전자주식회사 | 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법 |
| CN101621081B (zh) * | 2009-08-06 | 2010-12-08 | 无锡市晶源微电子有限公司 | 一种半导体制造工艺中叠加电容的结构 |
| US20120235274A1 (en) * | 2011-03-14 | 2012-09-20 | Doyle Brian S | Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same |
| US9082555B2 (en) | 2011-08-22 | 2015-07-14 | Micron Technology, Inc. | Structure comprising multiple capacitors and methods for forming the structure |
| US9761655B1 (en) | 2016-06-20 | 2017-09-12 | International Business Machines Corporation | Stacked planar capacitors with scaled EOT |
| CN107068650A (zh) * | 2016-11-25 | 2017-08-18 | 深圳天德钰电子有限公司 | 电容器、电容器的制造方法及半导体集成电路 |
| US11482529B2 (en) | 2019-02-27 | 2022-10-25 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
| US11222841B2 (en) * | 2019-09-05 | 2022-01-11 | Texas Instruments Incorporated | Stacked capacitor |
| CN110767650B (zh) * | 2019-09-20 | 2021-12-10 | 福建省福联集成电路有限公司 | 一种提高抗击穿能力的smim电容结构及制作方法 |
| CN111357108B (zh) * | 2020-02-20 | 2021-06-08 | 长江存储科技有限责任公司 | 具有xtacking架构的dram存储器件 |
| KR20220004207A (ko) | 2020-05-29 | 2022-01-11 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 수직 메모리 디바이스들 |
| US11688680B2 (en) | 2020-11-05 | 2023-06-27 | International Business Machines Corporation | MIM capacitor structures |
| US11744081B1 (en) | 2021-05-07 | 2023-08-29 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer which is part of a bottom electrode, and method of forming such |
| US11527277B1 (en) | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
| US12034039B2 (en) | 2021-10-18 | 2024-07-09 | Globalfoundries Singapore Pte. Ltd. | Three electrode capacitor structure using spaced conductive pillars |
| US12108609B1 (en) | 2022-03-07 | 2024-10-01 | Kepler Computing Inc. | Memory bit-cell with stacked and folded planar capacitors |
| US20230395134A1 (en) | 2022-06-03 | 2023-12-07 | Kepler Computing Inc. | Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736448A (en) | 1995-12-04 | 1998-04-07 | General Electric Company | Fabrication method for thin film capacitors |
| US6838717B1 (en) | 2000-08-31 | 2005-01-04 | Agere Systems Inc. | Stacked structure for parallel capacitors and method of fabrication |
| US6680521B1 (en) | 2003-04-09 | 2004-01-20 | Newport Fab, Llc | High density composite MIM capacitor with reduced voltage dependence in semiconductor dies |
| US6949442B2 (en) * | 2003-05-05 | 2005-09-27 | Infineon Technologies Ag | Methods of forming MIM capacitors |
| US7317221B2 (en) | 2003-12-04 | 2008-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High density MIM capacitor structure and fabrication process |
| KR100634000B1 (ko) * | 2003-12-31 | 2006-10-13 | 동부일렉트로닉스 주식회사 | 엠아이엠 캐패시터 형성 방법 |
| KR100549002B1 (ko) * | 2004-02-04 | 2006-02-02 | 삼성전자주식회사 | 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| KR20050120928A (ko) * | 2004-06-21 | 2005-12-26 | 삼성전자주식회사 | 아날로그 소자의 엠. 아이. 엠(ｍｉｍ) 커패시터 형성방법 |
| KR100624906B1 (ko) | 2004-06-25 | 2006-09-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 병렬 커패시터 |
| JP2006049486A (ja) * | 2004-08-03 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR100624326B1 (ko) * | 2004-12-31 | 2006-09-19 | 동부일렉트로닉스 주식회사 | 반도체장치의 커패시터 제조방법 |
| KR20070052484A (ko) * | 2005-11-17 | 2007-05-22 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 및 그 형성방법 |
| KR100848402B1 (ko) | 2006-04-20 | 2008-07-25 | 한국정보통신주식회사 | 유선 브이오아이피 게이트웨이 기능을 구비한 카드단말 |
-
2007
- 2007-10-16 KR KR1020070103974A patent/KR100902581B1/ko active IP Right Grant
-
2008
- 2008-09-16 US US12/211,122 patent/US7943476B2/en active Active
- 2008-09-24 DE DE102008048651A patent/DE102008048651B4/de not_active Expired - Fee Related
- 2008-09-26 TW TW097137326A patent/TW200919705A/zh unknown
- 2008-10-14 CN CN2008101695854A patent/CN101414606B/zh not_active Expired - Fee Related
- 2008-10-16 JP JP2008267120A patent/JP2009099991A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW200919705A (en) | 2009-05-01 |
| KR100902581B1 (ko) | 2009-06-11 |
| US7943476B2 (en) | 2011-05-17 |
| DE102008048651A1 (de) | 2009-04-23 |
| JP2009099991A (ja) | 2009-05-07 |
| KR20090038599A (ko) | 2009-04-21 |
| US20090096062A1 (en) | 2009-04-16 |
| DE102008048651B4 (de) | 2010-11-04 |
| CN101414606A (zh) | 2009-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101414606B (zh) | 半导体器件中的叠层电容器及其制造方法 | |
| US9269762B2 (en) | Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers | |
| US7476922B2 (en) | Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same | |
| US7538005B2 (en) | Semiconductor device and method for fabricating the same | |
| US7675175B2 (en) | Semiconductor device having isolated pockets of insulation in conductive seal ring | |
| KR100672673B1 (ko) | 커패시터 구조 및 그 제조방법 | |
| US20100090308A1 (en) | Metal-oxide-metal capacitors with bar vias | |
| US20080128856A1 (en) | Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same | |
| US10256183B2 (en) | MIMCAP structure in a semiconductor device package | |
| US10083958B2 (en) | Deep trench metal-insulator-metal capacitors | |
| US7960811B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US7745280B2 (en) | Metal-insulator-metal capacitor structure | |
| KR20090064663A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| US20230307492A1 (en) | Metal-insulator-metal device capacitance enhancement | |
| US8748257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN101419935B (zh) | 半导体器件中的金属线及其制造方法 | |
| CN107871742A (zh) | 动态随机存取存储器元件 | |
| KR101044612B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100695993B1 (ko) | 적층형 엠아이엠 캐패시터 및 그 제조 방법 | |
| KR100955836B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| CN118841394A (zh) | 半导体装置及其制造方法 | |
| KR100665193B1 (ko) | Ｍｉｍ 커패시터를 구비하는 반도체 장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 Termination date: 20131014 |