TW200919705A - Stack capacitor in semiconductor device and method for fabricating the same - Google Patents

Description

200919705 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置之製造方法，特別係關於一種 半導體裝置之堆疊電容及其製造方法。 【先前技術】 在高速性能邏輯電路之領域中，當前存在著對大容量電容之 開發及研究。對於具有複晶矽/絕緣層/複晶矽（ριρ)結構之大容 里電谷，由於導電複晶矽係用於上、下電極，因此在上電極與一 介電層之間之界面上出現氧化，並且在下與介電層之間:界 面上也出現氧化。由魏化導致形成—自然氧化物，由此導致出 現電容總尺寸減小之問題。為了解決上述問題，已應用一金屬/絕 緣層/金屬（MIM)結構於電容巾。纟於疆結構電容内部不具 有口她喊之寄生電容，因此⑽Μ結構電容通常翻於需要高 Q值的南品質轉财置。此外’透過從單層形層朗堆疊結 構之電谷，能夠保證大量容之電容。 如第1圖」之例子所示，—堆疊μιμ電容係可以一 電容及一第二電容号·署％ ^ ；半導體基板上及/或上方之方式進行構 蝴11，罐輸㈣一下電極 上電㈣作為—二層:了電極110上及/或上方、以及第- 二電容可以包含第；介電層121上及/或上方。第 ° 123作為一金屬層形成於第一上電極 200919705 w電層形成於第二下電 作為一金屬層形成於第 122上及/或上方、第二介電層13〇作為一 極123上及/或上方、以及第二上電極14〇 二介電層130上及/或上方。 由於相比苐一下電極U〇，第一電容之第—上電極122_ 成於更小之區域上及/或上方，因此這_電極區域不互相對岸^ 由此，當第—電容之電極具有不同之表面積時 庫 不同之光罩概 具有不同絲積H因此解層電容舳，製概量進—步 增加，進鱗健造效率。並且，餘也可能惡化。 【發明内容】 鑒於以上的問題，本發明的主要目的在於提供一種半導體裳 置之製造綠，特職—料導财置之堆魏容及其製造方法二 本發明之實施__—種轉體裝置之堆積電容及其製造 方法，以防止電容惡化。 又 因此，本發明實施例之料體裝置之堆積電容可以包含至少 -個以下元件：形成於半導體基板上及/或上方之一第一電容，以 及形成於第-電容上及/或上方m第—電容具有一層積 結構’包含-第-下電極、—第—電容介電層以及—第—上電極。 第一電合也具有-層積結構，包含_第二下電極、—第二電容介 電層以及帛—上電極。其中第—下電極、第—上電極、第二下 電極及第二上電極中至少兩個電極係互相垂直排列 ’以具有相同 200919705 之表面積。 本發明實補提供之半導體之堆疊電容之製造方法可以包含 至少一個以下步驟：形成—第—電容於-半導體基板上方，以呈 有依次包含-第-下電極、—第—電容介電層及—第—上電極之 層積結構；以及形成—第二電容於第—電容上及/或上方，以具有 依次包含-第二下電極、—第二電容介電層及—第二上電極之堆 疊結構，其中第—下電極、第—上電極、第二下電極及第二上電 極中至少兩個係互相垂直排列，以具有相同之表面積。 、本啦明實施例喊供了—種半導體裝置，此裝置可以包含至 /個:下70件半導體基板…第—電容以及—第二電容。 於此，第-電容係形成於半_基板上方，並具有包含_第一下 _、—第—電容介電層及—第—上電極之層積結構。第二電容 =形雜第—電容上，並具有包H下電極、-第二電容介 ^及:第二上電極之層積結構。依照此實施例，第—下電極、 =上電極、第二下電極及第二上電極中至少兩個電極係互相垂 直排列’以具有_之表面積。 一本發明還提供了—種半導财置之製造方法，可以包含至少 六個Μ下步驟：形成—第—電容於—半導體基板上方，此第—電 :、3 —第下電極、—第—電容介電層及-第-上電極；以 -笛成電谷於第—電容上’第二電容係包含—第二下電極、 谷"電層及—第二上電極。依照此實施例，第-下電極、 200919705 第-上電極、第二下電極及第二上電極中至少兩個電極係互相垂 直堆®排列，以具有相同之表面積。 本發明實關另外提供了—種方法，此綠可以包含至少一 個以下步驟：形成-下金屬線於—半導體I置上方；形成一第一 ，容，此第-電容係連接至下金屬線，並包含—第—下電極、一 第-上電極以及設置在第—下電極與第—上電極之間之一第一電 容介電層；形成-第二電容，第二電容係連接至第—電容，並包 3第一下電極、—第二上電極以及^置於第二下電極與第二上 電極之m容介電層；以及科形成連接至第;;下電極 之一第一上接觸孔、連接至第二上電極之—第二上接觸孔以及連 接至下金屬線之一第三上接觸孔。 【實施方式】 有關本發_特徵與實作，賊合圖式作最佳實施例詳細說 明如下。可能情況下’相同參考編號在全部圖式中將用於參考相 同或相似之部件。 如「第2圖」之例子所示，透過準備一金屬層於半導體基板 10上及/或上方，並進行圖案化，係形成下金屬線14於基板⑴上 及/或上方帛—層間介電層U係形成於包含下金屬線14之基板 10上及/或上方。複數個下接觸孔16係形成於第一層間介電層12 中，以連接下金屬線Η。例如’在透過光刻形成一第一光阻圖案 於第-賴介電層12上及/或上方之後，使用第—光關案作為光 9 200919705 罩選擇性地侧第-層間介電層u，躺在其切成過孔及溝槽 (trench)。在除去第—触_之後，將—金屬材撤入過孔及 溝槽中，批形成下接觸孔16。利用一般半導體製程，可以進一 步形成包含電晶體之各魏胁紐1G上及/或切。在這種情況 下，下金屬線14可以連接至此電晶體。 如「第3圖」之鮮所示，連接至複數個下接觸孔16其中一 部分之第一電容25係形成於第—層間介電層12上及/或上方。特 別地，一第一金屬層、-第—介電層以及-第二金屬層係依次形 齡第—賴介麵12上及/或上方，並且透過第-光罩關 於第一金屬層執行曝絲顯影，係形成H關案。第一金 屬層及第一金屬層可以由鶴（w)、銘（A1)、鈕㈤及氣化组 (TaN)中任思-種組成。第—介電層可以由氮化碎（哪）及二 氧化石夕（Si〇2)任意—種組成。接著，使用第二光阻圖案作為一 餘刻光罩，依她刻第—金屬層、第—介電層以及第二金屬層， 進而獲得第-下電極18、第—電容介電層2()以及第—上電極22。 因此’完成包含第—下電極18 '第-電容介電層2G及第-上電極 22之第一電容25之製造。 如「第4圖」之例子所示’在—介電層形成於第—電容^ 之整個表φ上及/或上方之後，_執行例如化學機械平坦化 (CMP)之平坦化操作，直至曝光第一上電極22。因此，形成第 —層間介電層24。 10 200919705 如「第5圖」之例子所示，第三金屬層26a、第二介電層2如 及第四金屬層30a係依次形成於第二層間介電層24及第一上電極 22整個表面上及/或上方。第二金屬層26a及第四金屬層可以 由鶴（W)、！呂（A1)、鈕（Ta)及氮化组（篇）任意一種組成。 第二介電層28a可以由氮化石夕（SiN)及二氧化石夕（Si〇2)任意一 種組成。 f 如「第6圖」之例子所示，然後，使用用於形成第一電容25 之第光罩’可以形成一第二光阻圖案於第四金屬層施上及域 上=。接著’彻第三光阻_作為—⑽光罩，透過執行僅關 於第四金屬層30a之|虫刻以形成第二上電極施。在第二上電極 30b形成之後，除去第三光阻_。在形成第一電容％之第一下 電極^及第—上電極22時使用的第—光罩侧於形成第二電容 35之第二上電極通。因此，第—下電極18、第—上電極^及第 (:二上電極遍可形成具有相同之寬度及/或表面積，同時垂直排列。 /如「第7圖」之例子所示，透過使用—第二光罩執行曝光及 顯影’可以接著形成一第四光阻圖案於形成有第二上電極娜之 第二介電層28a上及/或上方。相比第二及第三光阻圖案，第四光 圖案可=形成具有更大之寬度及/或面積。本質上，第四光阻圖 第一人设蓋第—上電極3〇b ’而且覆蓋圍繞第二上電極30b形成之 第〜丨電層28a之表面。例如，第四光阻圖案可以覆蓋圍繞距離 —上電極相同長度范圍内的寬度及/或區域。使用第四光阻圖案 11 200919705 作為侧光罩侧第三介電層28a，由此形成相比第二上電極猶 具有更大寬度及/或表面積之第二電容介電層28b。在侧第二介 電層28a之後，使用第四光阻圖案作為一钱刻光罩_第三金屬 層施，由此形成相比第二上電極通具有更大寬度及/或表面積 之第二下電極26丨”第二電容介電層爲與第二下電極挪係互相 ，直排列，並具有相同之寬度及/或表面積。第二下電極挪係與 弟-上電極22觸。因此，第二電容35係形成包含第二下電極 26b、第二電容介電層28b及第二上電極通。 如「第8圖」之例子所示，—介電層係形成在具有第二電容 35之第一層間介電層24之整個表面上及/或上方。錢，執行例 如CMP之平坦化，直至曝光第二上電極3%，由此形成第三層間 "電層32。因此’第二層間介電層32與第二電容％、第四層間 介電層34與第五層間介電層36依次形成於基板1〇上及/或上曰方。 例如透過光刻之製程圖案化第五層間介電層36、第四層間介電層 34、第二層間介電層32及第二層間介電層24，進而形成溝槽與過 孔。然後，透過在溝槽及過孔中嵌入金屬，形成上金屬線4〇及連 接至上金屬線之複數個上接觸孔38a、38b及38c。下文中，將更 4細描述上金屬線4〇及複數個上接觸孔38a、38b及38c之形成 過程。 例如，在形成第四層間介電層之後，一接觸孔光阻圖案係 形成於第四層間介電層34上及/或上方。使用此接觸孔光阻圖案作 200919705 為-韻刻光罩’選擇性地蝴第四制介謂34、第三層間介電 層=2及第二層間介電層24。因此，形成曝光部分第二下電極施 之第一過孔、曝光部分第二上電極通之第二過孔以及曝光複數 個下接觸孔16中任-個之第三過孔。隨後，透過分職入金屬於 第-過孔、第二過孔及第三過孔中，以形成第—上接觸孔施、第 二上接觸孔娜及第三上接觸孔撕。第五層間介電層％係形成 於包含複數個上接觸孔38a、娜及撕之第四層間介電層％上 及/或上方。接著，圖案化第五層間介電層％，進而形成用於曝光 上接觸孔地、观及38e之溝槽。金屬係嵌入溝槽中，由此形成 上金屬線40。 然而，上述用於形成上接觸孔38a、娜及3Sc與金屬線4〇 施例，本發明之不局限於這些實施例。例如，透過 2圖木化第四層間介電層34、第三層間介電層32 =成之简入金屬，可以形成第—上接觸孔38a: 門人雷/線4G至弟二下電極26b。此外，透過在圖案化第四層 第二一， 過圖案化第四層間介電層34、第亟30b。並且，在透 雷屏w 弟一層間）丨電層32以及第二層間介 連壯人^之過孔㈣入金屬，可以形成第三上接觸孔撕，以 屬線4〇至與下金屬線14連接之下接觸孔16上。下接觸 孔㈣透過下伽4連接至第一電容25之第—下二 13 200919705 過在圖案化第五層間介電層％形成之溝射嵌入金屬，以形成上 王屬線40纟此’完成包含第一電容μ與第二電容^之堆疊電 ^之製造，其中第—電容25包含第—下電極18與第-上電極22, 弟二電容35包含第二下電極勘與第二上電極.。 # 從上文&述所瞭解’在本發明實施ί狀堆4電容中， 第-電容25之第-下 18與第一上電極22係與第二電容乃 之第二上電極3〇b垂直排列，並具互相之間有相同之寬度及表面 積因此，覆盍第-電容25之第一下電極18與第一上電極22之 區域與覆蓋第二電容35之第二上電極施之區域係互相對應。由 此’相比其他第-餘與第二電容之電_造綠，這些方法需 要用於電極之專門的光罩製造及制，本實施例之用於形成第一 電容^與第二電容35電極之製程數量減少。因此，本發明在防 止電谷惡化的同時，極大地提高了製程效率。 如「第8圖」所示，本發明實施例之半導體裝置_可以包 含基板1G、第-層間介電層12、下錄線14、複數個下接觸= 16、第二層間介電層24、第三層間介電層32、堆疊電容π、第 層間介電層34、複數個上接觸孔383、381)及38()、第五層門介_ 層36以及上金屬線40。在下金屬線14及複數個下接觸孔π形成 於第一層間介電層12内部的同時，第一層間介電屛 θ U係形成於

基板10上及/或上方。第二層間介電層24係形成於笛R Λ、乐一層間介電 層12之上及/或上方，以及第三層間介電層32係形 乂於第二層間 14 200919705 ’丨電層24上及/或上方。依照實施例，堆叠電容具有一層積結 構在此、、，Q構中，第二電容35係設置於第電容Μ上及域上方， 並電性連接至第-電容25。第一電容25可以包含依次設置之第一 下電㈣、第-電容介電層2〇'第一上電極22。第二電容料 以包含第二下電極26b、第二電容介電層娜及第二上電極施， 它_依次設置。第—電容25之第—下雜18及第—上電㈣ ( 2互相垂直排列，以具有相同之寬度及/或表面積。或者，第一電 ^25之第—下電極18可以關於第二電容％之第二上電極嫌垂 排：。此外’第一電容25之第一上電極22可以關於 .地㈣直，叫咖復及/或 寬戶及^咖㈣，卿目具有相同的 12之上及/或上方，並且第二Ϊ容嫩第-層間介電層 ㈣於第二制介電層32中。 弟四層間"電層34係形成於第三層間 一電容25之第一下雪妬± 曰32上及/或上方。第 邱之下心 t糸連接至形成於第一層間介電声12内 此下接觸孔10 ’複數個上接觸孔撕、地及38c之第=内 孔-連接至第二電容35之第二下電極上接觸 連接至第二上電極3〇b，M_ 第—上接觸孔38b 觸孔蝴糊:物絲意—個下接 或上方，上金屬線40形成 四層間介電層34上及/ 成於弟五層間介電層36中，各個上接觸 15 200919705 孔38a、38b及38c係連接至上金屬線4〇。 如上文所述’構造堆疊電容，以使得第一電容25之第一下電 極18及第-上電極22鄕二電容35之第二上電極观係互相垂 直排列’以具有_之寬纽/絲面積。因此，能於堆疊電容 之製造，由此防止電容惡化。 從文中_可知，依照實補，在轉體裝置之料電容及 其製造方法巾，第-電容之雜與第二電容之上電極储直排列， 且關於寬度及/絲面積互姉應。因此，可財辦堆叠電 造’進而防止電容惡化。 雖然本發__之較佳實施例揭露如上，然其並非用以限 定本發明，任何細目像聽者，在不本發日狀精神和範圍 内’當可作些許之更動與潤飾，因此本發明之專利保護範圍須視 本說明書賴之申請專概騎界定者為準。 【圖式簡單說明】 弟1圖之貫把例係顯示了一種堆疊Mim電容； 第2圖、第3圖、笫4FI ^ ^ ^ ^ 弟圖第5圖、第6圖、第7圖及第8 系列製程。 圖之不例係顯示了製造本發明實_之半導體裝置之堆疊電容之 【主要元件符號說明】 100 半導體基板 110 第一下電極 16 200919705 121 第一介電層 122 第一上電極 123 第二下電極 130 第二介電層 140 第二上電極 10 基板 12 第一層間介電層 14 下金屬線 16 下接觸孔 18 第一下電極18 20 第一電容介電層 22 第一上電極 24 第二層間介電層 25 第一電容25 26a 第三金屬層 26b 第三金屬層 28a 第二介電層 28b 第二電容介電層 30a 第四金屬層 30b 第二上電極 32 第三層間介電層 17 200919705 34 第四層間介電層 35 第二電容 36 第五層間介電層 37 堆疊電容 38a 第一上接觸孔 38b 第二上接觸孔 38c 第二上接觸孔 40 上金屬線 800 半導體裝置 18

Claims (1)

1. 200919705 十、申請專利範圍： 1. 一種半導體裝置，係包含有： 一半導體基板； 第電谷，係形成於該半導體基板上方，並具有包含— 第一下電極、-第-電容介電層及一第一上電極之層積結構； 以及 一第二電容，係形成於該第一電容上，並具有包含一第二 下電極、-第二電容介電層及一第二上電極之層積結構， 其中該第-下電極、該第一上電極、該第二下電極及該第 二上電極中至少兩個電極係互相垂直排列，以具有相同之表面 積。 2. 如申請補劍第1顧述之料聽置，其巾該第—下電極、 該第-上電㈣及該帛二上電_互械錄疊並具有 之表面積。 3. 如申請專利範圍第2項所述之半導體裝置，其中該第一電容介 電層係設置於該第-下電極與該第一上電極之間，並與該第— 下電極及該第-上電極具有相同之表面積。 4. 如申請專利細第2項所述之轉體裝置，其巾該第二下電極 與該第二電容介電層係互相垂直堆疊，並具有相同之表面積。 5. 如申請專利細第1項所述之半導鮮置，更包含： 一下金屬線，係形成於該半導體裝置上方以及該第一電容 19 200919705 -第-層電層，係形成_下金屬線上方； 複數個下接觸孔’係形成於該第一層間介電層中，並連接 至該下金屬線， 其中該複數個下接觸孔之任意—個係連接至該第一下電 極0 如申請專利翻第5項所述之铸雜置，更包含： 一第二層間介電層’係形成於該第-層間介電層上方； -第三層間介電層’係形成於該第二層間介電層上，以包 含該第二電容； 一第四層間介電層，形成於該第三層間介電層上方； -第-上接觸孔，係f過該第三層間介電層、該第四層間 介電層及該第二電容介電層延伸，並連接至該第二下電極； 上一弟二上接觸孔，係穿過該第四層間介電層延伸，並連接 至該第二上電極；以及 一第三上接觸孔’係穿過該第四層間介電層、該第三層間 介電層及該第二層間介電層連接至任—個該下接觸孔， …^中該第—電容係形成於該第二層間介電層t，以及該第 —電容係形成於該第三層間介電層中。 如申明專利範圍第6項所述之半導體裝置，更包含： -第五層間介電層’係形成於該第四層間介電層上方；以 20 200919705 -上金屬線’係連接至該第—接觸孔、該第二接觸孔及該 第三接觸孔。 8. 如申請專利範圍第丨項所述之轉體裝置，其中該第—下電極、 該第-上電極、該第二下電極及該第二上電極各自係包含％、 A1及Ta中任種。 9. 如申請專利範圍第8項所述之半導體裝置，其中該第一電容介 電層及該第二電容介電層各自係包含SiN與叫中任一種。 10. -種製造半導體裝置之方法，係包含以下步驟： 〃形成-第-電容於—半導體基板上方，該第—電容係包含 -第-下電極、-第-電容介電層及一第一上電極；以及 形成一第二電容於該第—電容上，該第二電容係包含-第 二下電極、一第二電容介電層及一第二上電極， 二中《亥第下電極、该第—上電極、該第二下電極及該第 二上電極巾至少_電_互減直堆疊剩，以具有相同之 表面積。 η.如帽專利範圍第1G項所述之方法，其中該第—下電極、該 第一上電極及該第二上電極係形成具有相同表面積。 12.如申請專利範圍第u項所述之方法，其中形成該第一電容係 包含： 依次形成一第一金屬層、一第一介電層及—第二金屬層於 該半導體基板上； 21 200919705 使用一第一光罩，形成一第一光阻圖案於該第二金屬層 上； 使用該第-光阻_作為—㈣光罩，依次侧該第二金 屬層、該第一介電層及該第一金屬層，以形成該第二上電極、 該第一電容介電層以及該第二上電極。 13. 如申請專利範圍第12項所述之方法，其中鮮—金屬層以及 該第二金屬層包含W、^及蘭之任—種，以及該第一 介電層包含SiN及Si02之任一種。 14. 如申明專利範圍第1〇項所述之方法，其中形成該第二電容係 包含： 依-人形成-第二金屬層、一第二介電層以及一第四金屬層 於該第二層間介電層與該第一上電極上方； 使用該第-光罩形成—第二光阻圖案於該第四金屬層上 方； 使用遠第一光阻圖案作為一姓刻光罩姓刻該第四金屬層， 以形成該第二上電極； 使用-第二光罩形成—第三光阻圖案；以及 使用4第—光賴案作為—㈣光罩制該第二介電層 以及該第三金屬層，以形成該第二電容介電層以及該第二下電 極，其中該第二下電極之表面積係大於該第二上電極之表面 22 200919705 15. 如申請專利範圍第14項所述之方法，其中該第三金屬層以及 該第四金屬層包含W、A卜Ta及TaN之任一種，以及該第二 介電層包含SiN及Si02之任一種。 16. 如申請專利範圍第10項所述之方法，在形成該第一電容之前 更包含以下步驟： 形成一下金屬線於該半導體基板上； 形成一第一層間介電層於該下金屬線上，並曝光該下金屬 線；以及 形成複數個下接觸孔，該下接觸孔穿過該第一層間介電層 延伸，並連接至該下金屬線， 其中該複數個下接觸孔中任一個係連接至該第一下電極。 17. 如申請專利範圍第16項所述之方法，在形成該第一電容之後 以及形成該第二電容之前，更包含： 形成一第二層間介電層於該第一層間介電層及該第一電 容上方，進而穿過該第二層間介電層曝光該第一電容。 18. 如申請專利範圍第17項所述之方法，在形成該第二電容之後， 更包含： 形成一第三層間介電層於該第二層間介電層及該第二電 容上方，進而穿過該第三層間介電層曝光該第二電容； 形成一第四層間介電層於該第三層間介電層與該第二電 容上方；以及 23 200919705 同時形成一第一上接觸孔'一第二上接觸孔以及一第三上 接觸孔’該第-上接觸孔係穿過該第三層間介電層、該第四層 間介電層以及該第二電容介電層延伸並連接至該第二下電極， 該第二上接觸孔係穿過該第四層間介電層延伸並連接至該第 二上電極，該第三上接觸孔穿職細層間介電層、該第三層 間介電層以及該第二層間介電層連接至任—個該下接觸孔。 19. 一種半導體之製造方法，係包含以下步驟·· 形成一下金屬線於一半導體裝置上方. 形成-第-電容’該第—電容係連接至該下金屬線，並包 含一第-下電極、-第-上電極以及設置於該第—下電極與該 第一上電極之間之一第一電容介電層； 形成-第二電容，該第二電容係連接至該第—電容，並包 :一第-下電極、-第二上電極以及設置於該第二下電極與該 苐-上電極之間之—第二電容介電層；以及 同時形成連接至該第二下電極之一第—上捿觸孔、連接至 ==之—第二上接觸孔以及連接至該下金屬線之- 20·如申請專利範圍第19項所 Μ-… 亥弟—下電極、該 電極以及該第二上電轉具有_之表面積。 24