KR20090038599A - 반도체 소자의 스택 커패시터 및 그의 형성방법 - Google Patents
반도체 소자의 스택 커패시터 및 그의 형성방법 Download PDFInfo
- Publication number
- KR20090038599A KR20090038599A KR1020070103974A KR20070103974A KR20090038599A KR 20090038599 A KR20090038599 A KR 20090038599A KR 1020070103974 A KR1020070103974 A KR 1020070103974A KR 20070103974 A KR20070103974 A KR 20070103974A KR 20090038599 A KR20090038599 A KR 20090038599A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- insulating film
- forming
- interlayer insulating
- upper electrode
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (11)
- 기판 상에 제1 상부전극 및 제2 하부전극을 구비한 제1 커패시터와 제2 상부전극 및 제2 하부전극을 구비한 제2 커패시터가 적층된 스택 커패시터에 있어서,상기 제1 커패시터의 제1 상부전극 및 제1 하부전극과 상기 제2 커패시터의 제2 상부전극이 동일한 면적으로 형성되는 것을 특징으로 하는 반도체 소자의 스택 커패시터.
- 제1 항에 있어서, 상기 기판에는하부금속배선과,상기 하부금속배선과 연결되는 복수의 하부 콘택과,상기 제2 커패시터의 제2 상부전극, 상기 제2 커패시터의 제2 하부전극 및 상기 하부 콘택과 각각 연결되는 복수의 상부 콘택과,상기 상부 콘택이 연결되는 상부금속배선이 더 구비되는 것을 특징으로 하는 반도체소자의 스택 커패시터.
- 제1 항에 있어서,상기 제1 커패시터의 제1 하부전극과 상기 제1 커패시터의 제1 상부전극 사이에 형성된 제1 층간 절연막과,상기 제2 커패시터의 제2 상부전극과 제2 커패시터의 제2 하부전극 사이에 형성된 제2 층간 절연막이 더 구비되는 것을 특징으로 하는 반도체소자의 스택 커패시터.
- 복수의 하부 콘택이 형성된 기판 상에 제1 층간 절연막을 형성하는 단계와,상기 제1 층간 절연막 상에 동일한 면적을 갖는 제1 하부전극 및 제1 상부전극이 형성된 제1 커패시터가 구비된 제2 층간 절연막을 형성하는 단계와,상기 제2 층간 절연막 상에 상기 제1 하부전극 또는 제1 상부전극과 동일한 면적을 갖는 제2 상부전극이 형성된 제2 커패시터가 구비된 제3 층간 절연막을 형성하는 단계와,상기 제3 층간 절연막 상에 복수의 상부 콘택이 형성된 제4 층간 절연막을 형성하는 단계를 포함하는 반도체소자의 스택 커패시터의 제조방법.
- 제4 항에 있어서, 상기 제1 층간절연막 상에 동일한 면적을 갖는 제1 하부전극 및 제1 상부전극이 형성된 제1 커패시터가 구비된 제2 층간 절연막을 형성하는 단계는상기 제1 층간 절연막 상에 제1 금속막, 절연막, 제2 금속막을 순차적으로 형성하고, 상기 제2 금속막 상에 제1 마스크를 이용한 제1 포토레지스트 패턴을 형성하는 단계와,상기 제1 포토레지스트 패턴을 이용한 식각공정을 통해 상기 제1 금속막, 절연막, 제2 금속막을 식각하여 제1 커패시터의 제1 하부전극, 제1 절연막 및 제1 커 패시터의 제1 상부전극을 형성하는 단계와,상기 제1 커패시터의 제1 하부전극, 제1 절연막 및 제1 커패시터의 제1 상부전극이 형성된 결과물 전면에 제2 층간절연막을 형성한 후, 상기 제1 커패시터의 제1 상부전극이 노출될 때까지 평탄화공정을 수행하여 제2 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 스택 커패시터의 형성방법.
- 제5 항에 있어서,상기 제1 금속막, 제2 금속막은 텅스텐(W), 알루미늄(Al), 탄탈륨(Ta) 및 탄탈륨 질화막(TaN) 중 어느 하나를 사용하고, 상기 절연막은 실리콘 질화막(SiN), 실리콘 산화막(SiO2) 중 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 스택 커패시터의 형성방법.
- 제4 항에 있어서, 상기 제2 층간 절연막 상에 상기 제1 하부전극 또는 제1 상부전극과 동일한 면적을 갖는 제2 상부전극이 형성된 제2 커패시터가 구비된 제3 층간 절연막을 형성하는 단계는상기 제2 층간 절연막 상에 제3 금속막, 절연막, 제4 금속막을 순차적으로 형성하고, 상기 제4 금속막 상에 상기 제1 마스크를 이용한 제2 포토레지스트 패턴을 형성하는 단계와,상기 제2 포토레지스트 패턴을 이용한 식각공정을 통해 상기 제4 금속막을 식각하여 제2 커패시터의 제2 상부전극을 형성하는 단계와,상기 제2 상부전극 상에 제2 마스크를 이용한 제3 포토레지스트 패턴을 형성하는 단계와,상기 제3 포토레지스트 패턴을 이용한 식각공정을 통해 상기 절연막, 제3 금속막을 식각하여 제2 절연막 및 제2 커패시터의 제2 하부전극을 형성하는 단계와,상기 제2 커패시터의 제2 상부전극, 제2 층간 절연막이 형성된 결과물 전면에 층간 절연막을 형성한 후, 상기 제2 커패시터의 제2 상부전극이 노출될 때까지 평탄화공정을 수행하여 제3 층간 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 스택 커패시터의 형성방법.
- 제7 항에 있어서,상기 제3 금속막, 제4 금속막은 텅스텐(W), 알루미늄(Al), 탄탈륨(Ta) 및 탄탈륨 질화막(TaN) 중 어느 하나를 사용하고, 상기 절연막은 실리콘 질화막(SiN), 실리콘 산화막(SiO2) 중 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 스택 커패시터의 형성방법.
- 제7 항에 있어서, 상기 제2 커패시터의 제2 상부전극은상기 제2 커패시터의 제2 하부전극 및 제2 절연막보다 넓은 면적을 갖도록 패터닝하는 것을 특징으로 하는 반도체 소자의 스택 커패시터의 형성방법.
- 제4 항에 있어서, 상기 복수의 상부 콘택은상기 제4 절연막, 제3 절연막 및 제2 층간 절연막을 패터닝하여 형성된 비아홀에 금속물질이 매립되어 형성되며, 상기 커패시터의 제2 중심전극과 연결되는 제1 콘택과,상기 제4 절연막을 패터닝하여 형성된 비아홀에 금속물질이 매립되어 형성되며, 상기 커패시터의 상부전극을 연결되는 제2 콘택과,상기 제4 절연막, 제3 절연막 및 제2 절연막을 패터닝하여 형성된 비아홀에 금속물질이 매립되어 형성되며, 상기 하부 콘택과 연결되는 제3 콘택을 포함하는 것을 특징으로 하는 반도체 소자의 스택 커패시터의 형성방법.
- 제4 항에 있어서,상기 복수의 하부콘택과 연결되는 하부금속배선과,상기 복수의 상부콘택과 연결되는 상부금속배선을 더 구비하는 것을 특징으로 하는 반도체 소자의 스택 커패시터의 형성방법.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070103974A KR100902581B1 (ko) | 2007-10-16 | 2007-10-16 | 반도체 소자의 스택 커패시터 및 그의 형성방법 |
US12/211,122 US7943476B2 (en) | 2007-10-16 | 2008-09-16 | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area |
DE102008048651A DE102008048651B4 (de) | 2007-10-16 | 2008-09-24 | Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren |
TW097137326A TW200919705A (en) | 2007-10-16 | 2008-09-26 | Stack capacitor in semiconductor device and method for fabricating the same |
CN2008101695854A CN101414606B (zh) | 2007-10-16 | 2008-10-14 | 半导体器件中的叠层电容器及其制造方法 |
JP2008267120A JP2009099991A (ja) | 2007-10-16 | 2008-10-16 | 半導体素子のスタックキャパシタ及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070103974A KR100902581B1 (ko) | 2007-10-16 | 2007-10-16 | 반도체 소자의 스택 커패시터 및 그의 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090038599A true KR20090038599A (ko) | 2009-04-21 |
KR100902581B1 KR100902581B1 (ko) | 2009-06-11 |
Family
ID=40459148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070103974A KR100902581B1 (ko) | 2007-10-16 | 2007-10-16 | 반도체 소자의 스택 커패시터 및 그의 형성방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7943476B2 (ko) |
JP (1) | JP2009099991A (ko) |
KR (1) | KR100902581B1 (ko) |
CN (1) | CN101414606B (ko) |
DE (1) | DE102008048651B4 (ko) |
TW (1) | TW200919705A (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101400061B1 (ko) | 2007-12-07 | 2014-06-27 | 삼성전자주식회사 | 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법 |
CN101621081B (zh) * | 2009-08-06 | 2010-12-08 | 无锡市晶源微电子有限公司 | 一种半导体制造工艺中叠加电容的结构 |
US20120235274A1 (en) * | 2011-03-14 | 2012-09-20 | Doyle Brian S | Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same |
US9082555B2 (en) | 2011-08-22 | 2015-07-14 | Micron Technology, Inc. | Structure comprising multiple capacitors and methods for forming the structure |
US9761655B1 (en) | 2016-06-20 | 2017-09-12 | International Business Machines Corporation | Stacked planar capacitors with scaled EOT |
CN107068650A (zh) * | 2016-11-25 | 2017-08-18 | 深圳天德钰电子有限公司 | 电容器、电容器的制造方法及半导体集成电路 |
US11476261B2 (en) * | 2019-02-27 | 2022-10-18 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
US11222841B2 (en) * | 2019-09-05 | 2022-01-11 | Texas Instruments Incorporated | Stacked capacitor |
CN110767650B (zh) * | 2019-09-20 | 2021-12-10 | 福建省福联集成电路有限公司 | 一种提高抗击穿能力的smim电容结构及制作方法 |
EP3925003A4 (en) | 2020-02-20 | 2022-07-13 | Yangtze Memory Technologies Co., Ltd. | DRAM MEMORY DEVICE WITH XTACKING ARCHITECTURE |
CN113903749A (zh) | 2020-05-29 | 2022-01-07 | 长江存储科技有限责任公司 | 垂直存储器件 |
US11688680B2 (en) | 2020-11-05 | 2023-06-27 | International Business Machines Corporation | MIM capacitor structures |
US11659714B1 (en) | 2021-05-07 | 2023-05-23 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer, and method of forming such |
US11527277B1 (en) | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
US12034039B2 (en) | 2021-10-18 | 2024-07-09 | Globalfoundries Singapore Pte. Ltd. | Three electrode capacitor structure using spaced conductive pillars |
US12041785B1 (en) | 2022-03-07 | 2024-07-16 | Kepler Computing Inc. | 1TnC memory bit-cell having stacked and folded non-planar capacitors |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736448A (en) * | 1995-12-04 | 1998-04-07 | General Electric Company | Fabrication method for thin film capacitors |
US6838717B1 (en) * | 2000-08-31 | 2005-01-04 | Agere Systems Inc. | Stacked structure for parallel capacitors and method of fabrication |
US6680521B1 (en) | 2003-04-09 | 2004-01-20 | Newport Fab, Llc | High density composite MIM capacitor with reduced voltage dependence in semiconductor dies |
US6949442B2 (en) * | 2003-05-05 | 2005-09-27 | Infineon Technologies Ag | Methods of forming MIM capacitors |
US7317221B2 (en) * | 2003-12-04 | 2008-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High density MIM capacitor structure and fabrication process |
KR100634000B1 (ko) * | 2003-12-31 | 2006-10-13 | 동부일렉트로닉스 주식회사 | 엠아이엠 캐패시터 형성 방법 |
KR100549002B1 (ko) * | 2004-02-04 | 2006-02-02 | 삼성전자주식회사 | 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
KR20050120928A (ko) * | 2004-06-21 | 2005-12-26 | 삼성전자주식회사 | 아날로그 소자의 엠. 아이. 엠(mim) 커패시터 형성방법 |
KR100624906B1 (ko) * | 2004-06-25 | 2006-09-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 병렬 커패시터 |
JP2006049486A (ja) * | 2004-08-03 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
KR100624326B1 (ko) * | 2004-12-31 | 2006-09-19 | 동부일렉트로닉스 주식회사 | 반도체장치의 커패시터 제조방법 |
KR20070052484A (ko) * | 2005-11-17 | 2007-05-22 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 및 그 형성방법 |
KR100848402B1 (ko) | 2006-04-20 | 2008-07-25 | 한국정보통신주식회사 | 유선 브이오아이피 게이트웨이 기능을 구비한 카드단말 |
-
2007
- 2007-10-16 KR KR1020070103974A patent/KR100902581B1/ko active IP Right Grant
-
2008
- 2008-09-16 US US12/211,122 patent/US7943476B2/en active Active
- 2008-09-24 DE DE102008048651A patent/DE102008048651B4/de not_active Expired - Fee Related
- 2008-09-26 TW TW097137326A patent/TW200919705A/zh unknown
- 2008-10-14 CN CN2008101695854A patent/CN101414606B/zh not_active Expired - Fee Related
- 2008-10-16 JP JP2008267120A patent/JP2009099991A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2009099991A (ja) | 2009-05-07 |
CN101414606A (zh) | 2009-04-22 |
US7943476B2 (en) | 2011-05-17 |
DE102008048651B4 (de) | 2010-11-04 |
TW200919705A (en) | 2009-05-01 |
CN101414606B (zh) | 2012-07-25 |
KR100902581B1 (ko) | 2009-06-11 |
US20090096062A1 (en) | 2009-04-16 |
DE102008048651A1 (de) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100902581B1 (ko) | 반도체 소자의 스택 커패시터 및 그의 형성방법 | |
US9472690B2 (en) | Deep trench capacitor manufactured by streamlined process | |
KR100698089B1 (ko) | 커패시터를 갖는 반도체 소자 및 이의 제조방법 | |
US10636698B2 (en) | Skip via structures | |
US20050263848A1 (en) | Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same | |
US20230154760A1 (en) | Reduction of Line Wiggling | |
US9818689B1 (en) | Metal-insulator-metal capacitor and methods of fabrication | |
KR100572829B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
TWI804884B (zh) | 半導體裝置及其形成方法 | |
US20090115023A1 (en) | Capacitor of semiconductor device and method for manufacturing the same | |
KR20090022042A (ko) | 엠아이엠(mim) 캐패시터와 그의 제조방법 | |
JP2006294979A (ja) | 半導体装置およびその製造方法 | |
US20070145599A1 (en) | Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same | |
KR20060072420A (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
JP4376030B2 (ja) | Mim容量素子を備えた半導体装置の製造方法 | |
KR100607662B1 (ko) | 메탈 절연체 메탈 커패시터 형성방법 | |
JP2008277434A (ja) | 半導体装置及びその製造方法 | |
KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20100079205A (ko) | Mim 커패시터를 가지는 반도체 소자 및 방법 | |
KR100866684B1 (ko) | Mim 커패시터를 갖는 반도체 소자 제조 방법 | |
KR100816245B1 (ko) | 커패시터 및 그 제조방법 | |
KR100922558B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
KR100910006B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
KR100955836B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100971325B1 (ko) | 반도체 소자의 mim 커패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130520 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140516 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150512 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160512 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170504 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180511 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190509 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20200312 Year of fee payment: 12 |