KR20050120928A

KR20050120928A - 아날로그 소자의 엠. 아이. 엠(ｍｉｍ) 커패시터 형성방법

Info

Publication number: KR20050120928A
Application number: KR1020040046046A
Authority: KR
Inventors: 양봉길; 신헌종
Original assignee: 삼성전자주식회사
Priority date: 2004-06-21
Filing date: 2004-06-21
Publication date: 2005-12-26

Abstract

아날로그 소자의 MIM 커패시터 형성방법에 관해 개시한다. 이를 위해 본 발명은, 제1 금속층을 포함하는 반도체 기판을 준비하는 제1 단계와, 상기 반도체 기판에 제1 층간절연막을 증착하고 상기 제1 금속층과 연결된 제1 비아콘택을 형성하는 제2 단계와, 상기 반도체 기판 위에 하부전극, 유전막 및 제1 상부전극으로 이루어진 커패시터를 적층하는 제3 단계와, 상기 커패시터의 유전막을 식각저지층으로 제1 상부전극을 패터닝하는 제4 단계와, 상기 제1 상부전극이 패터닝된 반도체 기판 위에 제2 상부전극을 증착하고 상기 제2 상부전극, 제1 상부전극, 유전막 및 하부전극을 식각하는 제5 단계와, 상기 하부전극이 식각된 반도체 기판에 제2 층간절연막을 증착하고 상기 제2 상부전극과 연결된 제2 비아콘택 및 상기 제2 비아콘택과 연결된 제2 금속층을 형성하는 제6 단계를 구비하는 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법을 제공한다.

Description

아날로그 소자의 엠. 아이. 엠(ＭＩＭ) 커패시터 형성방법{Method for fabricating a Metal-Insulator-Metal capacitor of analog device}

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 더욱 상세하게는 아날로그 소자의 MIM(Metal-Insulator-Metal, 이하 'MIM'이라 함) 커패시터 형성방법에 관한 것이다.

MIM 커패시터가 반도체 소자의 아날로그 소자에 많이 적용되면서 대용량이면서, 높은 품질을 지닌 MIM 커패시터에 대한 필요가 증대하고 있다. 그 결과 MIM 커패시터의 커패시턴스를 늘리고, 면적을 최소화하기 위해 많은 새로운 공정들이 개발되고 있다.

도 1은 종래 기술에 따른 아날로그 소자의 MIM 커패시터 및 그 문제점을 설명하기 위해 도시한 도면이다.

도 1을 참조하면, 반도체 기판(10) 위에 하부 금속층(12)을 개재하고 이와 연결된 스택형(stack type) MIM 커패시터(20)가 형성되어 있다. 또한 상기 MIM 커패시터(20)의 상부전극(18)은 비아 콘택(24)과 연결되어 있는 것을 보여준다. 도면에서 참조부호 14는 하부전극, 16은 유전막, 22는 층간절연막을 각각 가리킨다.

이때, 하부 금속층(12) 및 비아 콘택(24)은 알루미늄 재질이고, 하부전극(14) 및 상부전극(18)은 질화티타늄(TiN)이고 유전막(16)은 산화막 및 질화막을 가리키고, 층간절연막(22)은 산화막 혹은 산화막을 포함하는 다층막일 수 있다.

그러나 종래 기술에 따른 아날로그 소자의 MIM 커패시터는 도면의 A부분에서 층간절연막(22)에 비아홀(via hole)을 형성하는 과정에서 질화티타늄(TiN) 재질의 상부전극(18)에 과도식각(over etch)이 발생하여 MIM 커패시터의 특성 저하를 초래할 수 있다. 이러한 문제점으로 인해 커패시터가 동작하지 않는 결함이 발생하는 것을 방지하기 위해 MIM 커패시터(20)의 상부전극(18)의 두께를 두껍게 형성할 수밖에 없다.

또한 도면의 B 부분에서 MIM 커패시터(20)를 식각하는 과정에서 알루미늄 재질의 제1 금속층(12)이 손상을 받아 파여서, 제1 금속층(12)을 구성하는 알루미늄 입자가 MIM 커패시터(20)의 측벽에 달라붙음으로 말미암아, MIM 커패시터(20)의 하부전극(14)과 상부전극(18)에서 누설전류(leakage current)의 원인으로 작용할 수 있다.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결하여 커패시터의 특성저하를 방지할 수 있는 아날로그 소자의 MIM 커패시터 형성방법을 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 바람직한 실시예에 의한 아날로그 소자의 MIM 커패시터 형성방법은 제1 금속층을 포함하는 반도체 기판을 준비하는 제1 단계와, 상기 반도체 기판에 제1 층간절연막을 증착하고 상기 제1 금속층과 연결된 제1 비아콘택을 형성하는 제2 단계와, 상기 반도체 기판 위에 하부전극, 유전막 및 제1 상부전극으로 이루어진 커패시터를 적층하는 제3 단계와, 상기 커패시터의 유전막을 식각저지층으로 제1 상부전극을 패터닝하는 제4 단계와, 상기 제1 상부전극이 패터닝된 반도체 기판 위에 제2 상부전극을 증착하고 상기 제2 상부전극, 제1 상부전극, 유전막 및 하부전극을 식각하는 제5 단계와, 상기 하부전극이 식각된 반도체 기판에 제2 층간절연막을 증착하고 상기 제2 상부전극과 연결된 제2 비아콘택 및 상기 제2 비아콘택과 연결된 제2 금속층을 형성하는 제6 단계를 포함한다.

본 발명의 바람직한 실시예에 의하면, 상기 제1 및 제2 금속층은 알루미늄인 것이 적합하고, 상기 제1 및 제2 층간절연막은 산화막 및 산화막을 포함하는 다층막중에서 선택된 하나인 것이 적합하고, 상기 하부전극 및 제1 상부전극은 TiN인 것이 적합하고, 상기 제2 상부전극은 알루미늄인 것이 적합하다.

또한 본 발명의 바람직한 실시예에 의하면, 상기 하부전극 및 제1 상부전극의 두께는 100~1000Å의 범위인 것이 바람직하다.

바람직하게는, 상기 유전막은 산화막 및 질화막중에서 선택된 하나인 것이 적합하고, 상기 제5 단계의 제1 상부전극의 면적은 상기 제4 단계의 제1 상부전극의 면적보다 작아지는 것이 적합하며, 작아지는 정도는 제 4단계의 제1 상부전극보다 식각되는 단면이 0.1~2㎛의 범위로 안쪽으로 작아지는 것이 적합하다.

본 발명에 따르면, 아날로그 소자의 MIM 커패시터에서 상부전극이 과도식각(over etch)되는 것을 방지하고, 커패시터 측벽에 알루미늄 입자가 달라붙어 누설전류를 발생시켜 커패시터의 특성이 저하되는 문제점을 해결할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.

도 2 내지 도 6은 본 발명에 의한 아날로그 소자의 MIM 커패시터 형성방법을 설명하기 위해 도시한 단면도들이다.

도 2를 참조하면, 제1 금속층(102)이 형성되고 아날로그 소자의 기능을 수행하는 반도체 기판(100)을 준비한다. 제1 금속층(102)은 알루미늄과 같은 금속재질로 형성된 것이 적합하다. 이어서 산화막 혹은 산화막을 포함하는 다층막으로 된 제1 층간절연막(104)을 증착하고 평탄화를 진행한다. 상기 평탄화가 진행된 층간절연막(104)에 사진 및 식각공정을 진행하여 상기 제1 금속층(102)의 일부를 노출시키는 제1 비아홀(via hole, 106)을 형성한다.

계속해서, 상기 비아홀을 채우는 도전물질 예컨대 알루미늄이나 텅스텐과 같은 콘택플러그용 금속물질을 이용하여 상기 제1 비아홀(106)을 채워 제1 비아 콘택(108)을 형성한다.

도 3을 참조하면, 상기 제1 비아콘택(108)이 형성된 반도체 기판 전면에 MIM(120) 커패시터의 하부전극(110), 유전막(112) 및 제1 상부전극(114)을 순차적으로 적층한다. 이때, 상기 하부전극(110) 및 제1 상부전극(114)은 질화티타늄(TiN)을 사용하고, 상기 유전막(114)은 산화막 혹은 질화막을 사용하여 형성한다. 상기 하부전극(110) 및 제1 상부전극(114)은 두께를 100~1000Å의 범위로 형성하는 것이 적합하다.

도 4를 참조하면, 상기 제1 상부전극(114) 위에 포토레지스트 패턴(116)을 형성한 후, 유전막(114)을 식각저지층(etch stopper)으로 사용하여 제1 상부전극(114)을 식각한다. 이때, 제1 상부전극(114)을 식각하는 방법은 원래 목표로 하는 MIM 커패시터 면적보다 더 크게 식각을 진행한다. 이에 따라 유전막(114) 하부막질이 제1 상부전극(114)을 식각하는 과정에서 손상(attack)받는 것을 방지할 수 있다.

도 5를 참조하면, 상기 포토레지스트 패턴(116)을 제거하고 상기 제1 상부전극(114)이 식각된 반도체 기판 전면에 제2 상부전극(118), 예컨대 알루미늄을 재질로 하는 금속층을 증착한다. 그 후, 상기 제2 상부전극(118) 위에 다른 포토레지스트 패턴(미도시)을 형성한 후, 상기 제2 상부전극(118), 제1 상부전극(114), 유전막(112) 및 하부전극(110)을 식각한다. 이때 최초 목표로 하는 면적을 갖는 MIM 커패시터(120)를 형성하는데 도4 보다 제1 상부전극(114)의 면적이 도면의 W1만큼 작아지게 된다. 상기 W1의 크기는 0.1~2㎛ 범위일 수 있다. 따라서 본 발명에 의한 MIM 커패시터(120)의 상부전극은 TiN 재질의 제1 상부전극(114)과 알루미늄 재질의 제2 상부전극(118)으로 이루어진 다층막이 된다.

도 6을 참조하면, 상기 MIM 커패시터(120)가 형성된 반도체 기판 전면에 제2 층간절연막(122), 예컨대 산화막 혹은 산화막을 포함하는 다층막을 두껍게 증착한다. 계속해서 사진 및 식각공정을 진행하여 상기 제2 상부전극(118)의 일부를 노출하는 제2 비아홀을 형성한다. 이때 제2 비아홀에 의해 노출되는 부분이 종래 기술과 같이 TiN이 아닌 알루미늄 재질이기 때문에 과도식각이 발생하여 상부전극의 표면이 손상(attack)받는 문제를 방지할 수 있다. 마지막으로 상기 제2 비아홀을 채우는 제2 비아콘택(124) 및 제2 금속층(126)을 형성한다. 상기 제2 비아콘택(124) 및 제2 금속층(126)은 알루미늄 등을 사용할 수 있으며, 필요에 따라 다른 재질로 변형도 가능하다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 첫째 MIM 커패시터의 상부전극을 질화티타늄과 알루미늄으로 형성하여 아날로그 소자의 MIM 커패시터에서 상부전극이 과도식각(over etch)되어 손상을 받는 것을 방지할 수 있다. 둘째 MIM 커패시터를 식각할 때에 반도체 기판 표면에 노출되는 박막이 유전막 혹은 층간절연막이 되기 때문에 과도식각(over etch)이 발생하더라도 알루미늄 입자가 커패시터의 측벽에 달라붙어 누설전류를 발생하는 문제를 해결함으로써 커패시터 특성이 저하되는 것을 막을 수 있다.

Claims

제1 금속층을 포함하는 반도체 기판을 준비하는 제1 단계;

상기 반도체 기판에 제1 층간절연막을 증착하고 상기 제1 금속층과 연결된 제1 비아콘택을 형성하는 제2 단계;

상기 반도체 기판 위에 하부전극, 유전막 및 제1 상부전극으로 이루어진 커패시터를 적층하는 제3 단계;

상기 커패시터의 유전막을 식각저지층으로 제1 상부전극을 패터닝하는 제4 단계;

상기 제1 상부전극이 패터닝된 반도체 기판 위에 제2 상부전극을 증착하고 상기 제2 상부전극, 제1 상부전극, 유전막 및 하부전극을 식각하는 제5 단계;

상기 하부전극이 식각된 반도체 기판에 제2 층간절연막을 증착하고 상기 제2 상부전극과 연결된 제2 비아콘택 및 상기 제2 비아콘택과 연결된 제2 금속층을 형성하는 제6 단계를 구비하는 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.
제1항에 있어서,

상기 제1 금속층 및 제2 금속층은 알루미늄인 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.
제1항에 있어서,

상기 제1 및 제2 층간절연막은 산화막 및 산화막을 포함하는 다층막중에서 선택된 하나인 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.
제1항에 있어서,

상기 하부전극 및 제1 상부전극은 질화티타늄(TiN)인 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.
제1항에 있어서,

상기 제2 상부전극은 알루미늄인 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.
제1항에 있어서,

상기 하부전극 및 제1 상부전극의 두께는 100~1000Å의 범위인 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.
제1항에 있어서,

상기 유전막은 산화막 및 질화막중에서 선택된 하나인 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.
제1항에 있어서,

상기 제5 단계의 제1 상부전극의 면적은 상기 제4 단계의 제1 상부전극의 면적보다 작아지는 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.
제8항에 있어서,

상기 제5 단계의 제1 상부전극의 면적이 작아지는 정도는 제 4단계의 제1 상부전극보다 식각되는 단면이 0.1~2㎛의 범위로 안쪽으로 작아지는 것을 특징으로 하는 아날로그 소자의 MIM 커패시터 형성방법.