KR20050071012A - 반도체 소자의 엠아이엠 캐패시터 제조방법 - Google Patents
반도체 소자의 엠아이엠 캐패시터 제조방법Info
- Publication number
- KR20050071012A KR20050071012A KR1020030101773A KR20030101773A KR20050071012A KR 20050071012 A KR20050071012 A KR 20050071012A KR 1020030101773 A KR1020030101773 A KR 1020030101773A KR 20030101773 A KR20030101773 A KR 20030101773A KR 20050071012 A KR20050071012 A KR 20050071012A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- layer
- capacitor
- manufacturing
- mim capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 캐패시터의 제조방법에 관한 것으로, 특히 MIM 캐패시터 제조시 상부 금속층과 유전층을 식각하여 MIM 캐패시터를 제조할 경우 캐패시터의 모서리 부분에서 나타나는 하부 금속층과 상부 금속층의 브릿지 현상 및 프린징 효과에 의해 발생하는 누설 전류를 감소시키는 반도체 소자의 MIM 캐패시터 제조방법에 관한 것이다.
본 발명의 상기 목적은 반도체 소자의 MIM 캐패시터 제조방법에 있어서, 제 1 층간 절연막의 상부에 하부 금속층 및 희생막을 형성하는 단계; 상기 희생막을 패터닝하는 단계; 상기 기판상에 유전체막과 상부 금속층을 형성하는 단계; 상기 상부 금속층을 평탄화하는 단계; 상기 희생막을 제거하는 단계 및 상기 기판에 제 2 층간 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 엠아이엠 캐패시터 제조방법은 유전체막 형성전에 산화막을 증착하고 패터닝하는 공정을 추가하여 캐패시터의 상부 금속층 형성시 초래되는 하부 금속층에 의한 금속 재 스퍼터링(re-sputtering)에 의하여 금속간 단락이 발생하는 것을 제거하여 소자의 신뢰성 및 수율을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 캐패시터의 제조방법에 관한 것으로, 특히 MIM(Metal-Insulator-Metal) 캐패시터 제조시 상부 금속층과 유전층을 식각하여 MIM 캐패시터를 제조할 경우 캐패시터의 모서리 부분에서 나타나는 하부 금속층과 상부 금속층의 브릿지 현상 및 프린징 효과에 의해 발생하는 누설 전류를 감소시키는 반도체 소자의 MIM 캐패시터 제조방법에 관한 것이다.
반도체 메모리 소자의 집적도 향상에 따라 작은 면적에 높은 캐패시턴스를 확보하기 위해서 높은 유전상수를 갖는 유전막으로 캐패시터를 형성하거나 유전막을 얇게 형성하거나 또는 캐패시터의 단면적을 증가시키는 방법이 제시되고 있다.
캐패시터의 단면적을 증가시키기 위해서, 적층형 캐패시터 또는 트렌치형 캐패시터를 형성하는 기술 또는 반구형 폴리 실리콘막을 사용하는 기술 등 여러 가지 기술이 제안된 바 있으나, 이러한 기술들은 캐패시터의 구조를 복잡하게 만들며 공정이 너무 복잡하여 제조 단가의 상승과 수율을 저하시키는 등의 문제점이 있다.
캐패시터의 유전막으로는 보통 SiO2/Si3N4계 유전물질을 사용하며, 캐패시터의 전극 물질에 따라, PIP(Poly Insulator Poly) 캐패시터, 또는 MIM 캐패시터를 사용하게 된다. PIP 캐패시터 또는 MIM 캐패시터 등과 같은 박막형 캐패시터는 MOS 캐패시터나 접합부 캐패시터와는 달리 바이어스에 독립적이기 때문에 캐패시터의 정밀성을 요구하는 아날로그 제품에 있어서 많이 사용되고 있다.
또한, MIM 캐패시터의 경우는 단위 면적당 캐패시턴스를 PIP 캐패시터에 비해 크게 제조하기 어려운 단점이 있는 반면, 전압이나 온도에 따른 캐패시턴스의 VCC(Voltage Coefficient for Capacitor)와 TCC(Temperature Coefficient for Capacitor)가 PIP 캐패시터에 비해 매우 양호한 특성을 나타내기 때문에 정밀한 아날로그 제품을 제조하는 데 매우 유리하다.
도 1a 내지 도 1f는 종래 기술에 의한 캐패시터 제조 공정의 단면도이다.
먼저, 도 1a는 소정의 장치가 구성되어 있는 기판(1)의 하부 금속층(2) 상에 유전체층(3) 및 상부 금속층(4)을 증착하는 단계이다.
다음, 도 1b는 마스크(도시 안 함)를 사용하여 캐패시터가 형성될 영역의 유전체층과 상부 금속층을 동시에 식각하여 MIM 캐패시터(5)를 형성하는 단계이다.
다음, 도 1c는 상기 MIM 캐패시터가 형성된 기판 전면에 층간 절연층(6)을 형성하는 단계이다.
다음, 도 1d는 상기 형성된 MIM 캐패시터의 상부 금속층 및 하부 금속층을 각각 최상부 금속층과 연결하기 위한 콘택 비아 홀을 형성하기 위해 층간 절연층을 식각하고, 배리어 금속(7)을 증착하는 단계이다.
다음, 도 1e는 비아 홀에 플러그 금속(8)을 매립하고 평탄화하여 콘택 비아 홀을 완성하는 단계이다.
다음, 도 1f는 상기 텅스텐 상부에 금속층을 증착하고 패턴하여 최상부 금속층(9)을 형성하여 MIM 캐패시터를 완성하는 단계이다.
그러나, 상기와 같은 종래기술에 있어서, 상부 금속층과 MIM 유전체를 동시에 식각하여 MIM 캐패시터를 형성하는 공정은 MIM 캐패시터의 모서리에서 발생되는 프린징 효과(fringing effect) 및 MIM 유전체의 식각에 필요한 어느 정도의 과잉 식각에 따라 하부 금속층이 식각되어 재증착되어 발생되는 브릿지(bridge) 현상을 수반하므로 MIM 캐패시터가 쇼트되어 누설 전류 특성을 저하시킨다. 도 2는 종래 기술에 의한 MIM 캐패시터의 제조 중에 상부 금속층을 증착 후에 스퍼터링 공정으로 식각시 과잉 식각공정에 의해 유전체층의 측벽에 금속 원자가 증착되어 상부 금속층과 하부 금속층이 연결(A)되는 현상을 나타낸 SEM 이미지 사진이다.
한편 상기와 같은 문제점을 해결하기 위해 하부 전극에 스페이서를 사용하는 방법이 있었으나, 공정 제어의 어려움으로 인해 브릿지 현상을 완전히 해결할 수 없고, 공정이 복잡해진다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 유전체막 형성 전에 희생막을 증착하고 패터닝하는 공정을 추가하여 캐패시터의 상부 금속층 형성시 초래되는 하부 금속층에 의한 금속 재스퍼터링(re-sputtering)에 의하여 금속간 단락이 발생하는 것을 제거하여 소자의 신뢰성 및 수율을 향상시킬 수 있는 반도체 소자의 엠아이엠 캐패시터 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자의 MIM 캐패시터 제조방법에 있어서, 제 1 층간 절연막의 상부에 하부 금속층 및 희생막을 형성하는 단계; 상기 희생막을 패터닝하는 단계; 상기 기판상에 유전체막과 상부 금속층을 형성하는 단계; 상기 상부 금속층을 평탄화하는 단계; 상기 희생막을 제거하는 단계 및 상기 기판에 제 2 층간 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 3a 내지 도 3d는 본 발명에 따른 MIM 캐패시터의 제조공정에 따른 단면도이다.
우선, 도 3a에 도시된 바와 같이, 제 1 층간절연막(11)의 상부에 MIM 캐패시터의 하부 전극으로 사용될 하부 금속층(12) 및 희생막(13)을 형성하고 상기 희생막을 패터닝한다. 트랜지스터를 형성하는 공정(기판공정 또는 FEOL; Front End Of the Line)이 완료된 기판의 상부에 하부소자와의 절연을 위한 제 1 층간절연막을 형성하고 상기 제 1 층간절연막의 상부에 캐패시터의 하부 전극이 될 하부 금속층을 적층한다. 이어 상기 하부 금속층의 상부에 희생막을 형성하고 패터닝한다. 희생막의 상부에 포토레지스트를 도포하고 레티클을 이용하여 노광 및 현상공정으로 상기 포토레지스트를 패터닝한다. 이후 상기 패터닝된 포토레지스트를 마스크로 상기 희생막을 패터닝한 후 상기 포토레지스트를 제거하여 하부 금속층이 들어나도록 한다. 상기 희생막은 후속 공정에서 유전체막과 상부 금속층을 증착한 후 제거되는 막으로 산화막 또는 질화막이 적당하다.
다음, 도 3b에 도시된 바와 같이, 유전체막(14)과 상부 금속층(15)을 형성한다. 상기 패터닝된 절연막과 하부 금속층의 상부에 유전체막을 증착한다. 상기 유전체는 SiON, Si3N4, SiO2, Al2O3, TaON, TiO2
, Ta2O5, ZrO2, (Ba,Sr)TiO3 (BST), (Pb,Zr)TiO3 (PZT) 또는 (Pb,La)(Zr,Ti)O3 (PLZT)와 같은 물질을 화학기상증착 또는 원자층 성장법(Atomic Layer Deposition)으로 단층 또는 복층으로 사용할 수 있으며, 200 내지 1000Å의 두께로 증착하는 것이 바람직하다. 이어 상기 유전체막의 상부에 상부 금속층을 증착한다.
다음, 도 3c에 도시된 바와 같이, 상부 금속층을 평탄화하고 희생막을 제거한다. 상기 상부 금속층을 CMP(Chemical Mechanical Polishing)를 이용하여 평탄화한다. 상기 CMP 공정은 희생막을 식각 종료점으로 하여 진행한다. 이어 희생막을 습식식각으로 제거한다.
기존의 공정에서는 상부 금속층과 유전체를 식각시 하부 금속층에서 금속의 재스퍼터링이 발생하고, 이 때 발생한 금속은 유전체의 외벽에 증착되어 상부 금속층과 하부 금속층을 브릿지시키는 현상이 발생하였으나, 본 발명은 상부 금속층과 유전체를 CMP 공정에 의하여 평탄화하고, 희생막을 사용하여 유전체막의 모양을 컵 형태로 함으로써 하부 금속층과 상부 금속층간에 브릿지 현상이 발생하는 것을 근본적으로 차단하였다.
다음, 도 3d에 도시된 바와 같이, 제 2 층간절연막(16)을 형성하고 패터닝한 후 콘택(17)을 형성한다. 상기 캐패시터가 형성된 기판의 상부에 제 2 층간절연막을 형성하고 상기 제 2 층간절연막을 패터닝하여 비아홀을 형성한다. 이어 상기 비아홀에 금속층을 매립하고 평탄화하여 하부 전극과 상부 전극에 콘택을 형성한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 엠아이엠 캐패시터 제조방법은 유전체막 형성 전에 희생막을 증착하고 패터닝하는 공정을 추가하여 캐패시터의 상부 금속층 형성시 초래되는 하부 금속층에 의한 금속 재스퍼터링(re-sputtering)에 의하여 금속간 단락이 발생하는 것을 제거하여 소자의 신뢰성 및 수율을 향상시킬 수 있는 효과가 있다.
도 1a 내지 도 1f는 종래기술에 의한 MIM 캐패시터의 제조 공정단면도.
도 2는 종래기술에 의한 MIM 캐패시터의 제조 공정 중 브릿지가 발생한 것을 나타낸 SEM 이미지 사진.
도 3a 내지 도 3d는 본 발명에 따른 MIM 캐패시터의 제조 공정단면도.
Claims (7)
- 반도체 소자의 MIM 캐패시터 제조방법에 있어서,제 1 층간 절연막의 상부에 하부 금속층 및 희생막을 형성하는 단계;상기 희생막을 패터닝하는 단계;상기 기판상에 유전체막과 상부 금속층을 형성하는 단계;상기 상부 금속층을 평탄화하는 단계;상기 희생막을 제거하는 단계; 및상기 기판에 제 2 층간 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법.
- 제 1항에 있어서,상기 유전체층은 SiON, Si3N4, SiO2, Al2O3, TaON, TiO2, Ta2O5, ZrO2, (Ba,Sr)TiO3, (Pb,Zr)TiO3 및 (Pb,La)(Zr,Ti)O3 중 어느 하나로 이루어진 단일층 또는 둘 이상의 상기 단일층으로 이루어진 복층임을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법.
- 제 1항에 있어서,상기 유전체층의 두께는 200 내지 1000Å임을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법.
- 제 1항에 있어서,상기 유전체층은 화학기상증착 또는 원자층 성장법으로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법.
- 제 1항에 있어서,상기 상부 금속층의 평탄화는 CMP 공정을 이용하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법.
- 제 5항에 있어서,상기 CMP 공정은 희생막을 식각 종료점으로 하여 상기 상부 금속층과 유전체막을 평탄화하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법.
- 제 1항에 있어서,상기 희생막은 습식식각으로 제거하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101773A KR20050071012A (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 엠아이엠 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101773A KR20050071012A (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 엠아이엠 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050071012A true KR20050071012A (ko) | 2005-07-07 |
Family
ID=37261013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101773A KR20050071012A (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 엠아이엠 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050071012A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945874B1 (ko) * | 2007-12-28 | 2010-03-05 | 주식회사 동부하이텍 | 이이피롬 셀 구조 및 그 제조방법 |
| WO2014043328A1 (en) * | 2012-09-13 | 2014-03-20 | The Regents Of The University Of Michigan | Wide range continuously tunable capacitor bank |
-
2003
- 2003-12-31 KR KR1020030101773A patent/KR20050071012A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945874B1 (ko) * | 2007-12-28 | 2010-03-05 | 주식회사 동부하이텍 | 이이피롬 셀 구조 및 그 제조방법 |
| WO2014043328A1 (en) * | 2012-09-13 | 2014-03-20 | The Regents Of The University Of Michigan | Wide range continuously tunable capacitor bank |
| US9197188B2 (en) | 2012-09-13 | 2015-11-24 | The Regents Of The University Of Michigan | Wide range continuously tunable capacitor bank |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7897454B2 (en) | Metal-insulator-metal capacitor and fabrication method thereof | |
| JP3384599B2 (ja) | 半導体装置及びその製造方法 | |
| KR100487519B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| JP5744790B2 (ja) | 集積回路とその方法 | |
| US5774327A (en) | High dielectric capacitors | |
| US6218296B1 (en) | Semiconductor device with pillar-shaped capacitor storage node and method of fabricating the same | |
| KR100652298B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조 방법 | |
| US6686239B2 (en) | Capacitors of semiconductor devices and methods of fabricating the same | |
| US7029983B2 (en) | Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed | |
| JPH0563156A (ja) | 半導体装置の製造方法 | |
| US20040145057A1 (en) | Capacitor and method for fabricating the same | |
| US20050153518A1 (en) | Method for forming capacitor using etching stopper film in semiconductor memory | |
| KR100408410B1 (ko) | 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법 | |
| KR100545202B1 (ko) | 캐패시터 제조 방법 | |
| JPH0870100A (ja) | 強誘電体キャパシタ製造方法 | |
| KR100556535B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US7566614B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
| KR20050071012A (ko) | 반도체 소자의 엠아이엠 캐패시터 제조방법 | |
| KR100528072B1 (ko) | 캐패시터 제조방법 | |
| KR100504198B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 형성 방법 | |
| KR100527868B1 (ko) | 고용량 엠아이엠 캐패시터 및 그 제조방법 | |
| KR100576514B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 제조방법 | |
| KR100605229B1 (ko) | 엠아이엠 캐패시터 형성 방법 | |
| KR100607354B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 제조방법 | |
| KR100532851B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |