KR100688786B1 - 금속 절연체 금속 캐패시터 제조 방법 - Google Patents
금속 절연체 금속 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR100688786B1 KR100688786B1 KR1020020053909A KR20020053909A KR100688786B1 KR 100688786 B1 KR100688786 B1 KR 100688786B1 KR 1020020053909 A KR1020020053909 A KR 1020020053909A KR 20020053909 A KR20020053909 A KR 20020053909A KR 100688786 B1 KR100688786 B1 KR 100688786B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- insulator
- capacitor
- forming
- mim
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Abstract
본 발명은 금속 배선 위에 탑 플레이트(top plate) 형태의 MIM(Metal Insulator Metal) 구조를 형성하는 방법에 관한 것이다. 종래에는 MIM 하부 전극으로 사용되는 하부 금속 배선 형성을 위해 반사 방지층(antireflective layer)을 증착(deposition)하는 경우 MIM 캐패시터(Metal Insulator Metal capacitor)와 반사 방지층의 두께(thickness)로 인하여 하부 금속 배선을 형성하기가 어렵다. 본 발명은 MIM 캐패시터 형성 시 불균일하게 잔존하는 캐패시터 머티리얼로 인해 발생하는 하부 금속 배선 형성의 어려움을 해결한다. 따라서, 다양한 두께의 캐패시터를 용이하게 구성할 수 있다.
금속 절연체 금속, 반사 방지층, 하부 금속, 상부 금속 배선
Description
도 1a 내지 도 1d는 본 발명에 따른 금속 절연체 금속 캐패시터 제조 방법을 공정 단계별로 나타낸 단면도.
본 발명은 금속 절연체 금속(Metal Insulator Metal, 이하 MIM이라 칭함) 캐패시터(capacitor) 제조 방법에 관한 것으로, 특히, 금속 배선 위에 탑 플레이트(top plate) 형태의 MIM 구조를 형성하는 방법에 관한 것이다.
최근에 MIM 구조는 비아 홀(via hole)에서 형성되는 형태에서 금속 탑 플레이트 형태로 이루어지고 있다. 이는 스텝 커버리지(step coverage)로 인한 리키지(leakage) 문제에 보다 유리한 공정으로 여겨지고 있기 때문이다. 특히 디바이스(device)의 집적화가 이루어지면서 DUV를 사용하는 미세 선폭 금속 공정에서도 MIM 공정이 도입되고 있다.
종래의 MIM 캐패시터 제조 공정은 캐패시터로 사용되고 있는 캐패시터 머티리얼(capacitor material) 등의 잔존물을 콘트롤(control)하기가 어렵다.
따라서, MIM 하부 전극으로 사용되는 하부 금속 배선 형성을 위해 반사 방지층(antireflective layer)을 증착(deposition)하는 경우 MIM 캐패시터와 반사 방지층의 두께(thickness)로 인하여 하부 금속 배선을 형성하기가 어렵다.
본 발명은 상술한 결점을 해결하기 위하여 안출한 것으로, MIM 캐패시터 형성 시 불균일하게 잔존하는 캐패시터 머티리얼로 인해 발생하는 하부 금속 배선 형성의 어려움을 해결하는 MIM 캐패시터 제조 방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 층간 절연막 위에 제 1 금속, 절연체, 및 제 2 금속을 차례로 적층하는 제 1 단계; 상기 제 2 금속 위의 MIM 캐패시터 영역에 포토 레지스트(Photo Resist : PR)를 형성하는 제 2 단계; 상기 포토 레지스트 영역 이외의 상기 제 2 금속과 상기 절연체를 제거하는 제 3 단계; 포토 레지스트를 제거하는 제 4 단계; 전표면에 반사 방지층을 형성하는 제 5 단계; 하부 금속 배선 영역의 표면에 DUV 패턴(pattern)을 형성하는 제 6 단계; 및 DUV 패턴 영역 이외의 반사 방지층 및 제 1 금속을 제거하는 제 7 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1a 내지 도 1d는 본 발명에 따른 금속 절연체 금속 캐패시터 제조 방법을 공정 단계별로 나타낸 단면도이다.
먼저, 도 1a와 같이 층간 절연막(10) 위에 제 1 금속(12), 절연체(14), 및 제 2 금속(TiN 또는 Al)(16)을 차례로 적층한다. 제 2 금속(16) 위의 MIM 캐패시터 영역에 포토 레지스트(도면 중에 도시되지 않음)를 형성한다. 건식 식각 공정을 수행하여 포토 레지스트 영역 이외의 제 2 금속(16)과 절연체(14)를 제거한다. 상기 건식 식각 시 CHF3 대 AR의 비율이 1 대 1 이상의 비율로 조합된 식각 가스를 사용한다. 포토 레지스트를 제거한다. 즉, 종래에는 MIM 캐패시터 영역 이외의 하부 전극 위에 캐피시터 머티리얼이 어느 정도의 두께로 남아 있었으나 본 발명은 제 1 금속(12)과 절연체(14)간의 선택비가 좋은 공정을 통해 캐피시터 머티리얼이 거의 잔존하지 않는다.
도 1b와 같이 하부 금속 배선 형성을 위해 전표면에 반사 방지층(18)을 증착한다.
도 1c와 같이 하부 금속 배선 영역의 표면에 DUV 패턴(20)을 형성한다.
도 1d와 같이 건식 식각 공정을 수행하여 DUV 패턴(20) 영역 이외의 반사 방지층(18) 및 제 1 금속(12)을 제거하여 MIM 캐패시터를 완성한다. DUV 패턴(20)을 제거한다. 종래에는 하부 금속 배선 위의 반사 방지층과 캐패시터 머티리얼의 두께로 인해 포토 레지스트 마진(margin)이 부족한 현상이 발생할 수 있으나 본 발명에 의한 하부 금속 배선 형성 시 잔존하는 캐패시터 머티리얼이 거의 없기 때문에, 종래의 공정 변경 없이 안정적으로 하부 금속 배선을 얻을 수 있다.
여기서, MIM 캐패시터 영역의 제 2 금속(16)은 상부 전극으로 사용된다. MIM 캐패시터 영역의 절연체(14)는 캐패시터 머티리얼로 사용된다. 그리고 MIM 캐패시터 영역의 제 1 금속(12)은 하부 금속 배선으로 사용된다.
이상에서 설명한 바와 같이, 본 발명은 MIM 캐패시터 형성 시 불균일하게 잔존하는 캐패시터 머티리얼로 인해 발생하는 하부 금속 배선 형성의 어려움을 해결한다. 따라서, 다양한 두께의 캐패시터를 용이하게 구성할 수 있다.
Claims (6)
- 층간 절연막 위에 제 1 금속, 절연체, 및 제 2 금속을 차례로 적층하는 제 1 단계;상기 제 2 금속 위의 MIM 캐패시터 영역에 포토 레지스트를 형성하는 제 2 단계;상기 포토 레지스트 영역 이외의 상기 제 2 금속과 상기 절연체를 제거하는 제 3 단계;포토 레지스트를 제거하는 제 4 단계;전표면에 반사 방지층을 형성하는 제 5 단계;하부 금속 배선 영역의 표면에 DUV 패턴을 형성하는 제 6 단계; 및DUV 패턴 영역 이외의 반사 방지층 및 제 1 금속을 제거하는 제 7 단계를 포함하는 금속 절연체 금속 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 제 2 금속은 TiN인 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 제 2 금속은 Al인 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 제 3 단계는 건식 식각 공정을 수행하여 상기 포토 레지스트 영역 이외의 상기 제 2 금속과 상기 절연체를 제거하는 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.
- 삭제
- 제 1 항에 있어서, 제 7 단계는 건식 식각 공정을 수행하여 DUV 패턴 영역 이외의 반사 방지층 및 제 1 금속을 제거하는 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020053909A KR100688786B1 (ko) | 2002-09-06 | 2002-09-06 | 금속 절연체 금속 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020053909A KR100688786B1 (ko) | 2002-09-06 | 2002-09-06 | 금속 절연체 금속 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040022077A KR20040022077A (ko) | 2004-03-11 |
| KR100688786B1 true KR100688786B1 (ko) | 2007-02-28 |
Family
ID=37326021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020053909A KR100688786B1 (ko) | 2002-09-06 | 2002-09-06 | 금속 절연체 금속 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100688786B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876371A (zh) * | 2017-01-04 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | Mim电容的制造方法 |
-
2002
- 2002-09-06 KR KR1020020053909A patent/KR100688786B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040022077A (ko) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100456829B1 (ko) | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 | |
| EP1186013A1 (en) | Differential trench open process | |
| KR100688786B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| US7846808B2 (en) | Method for manufacturing a semiconductor capacitor | |
| KR100684432B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100607781B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100379144B1 (ko) | 반도체 장치의 제조 방법 | |
| US7247572B2 (en) | Method for fabricating a capacitor using a metal insulator metal structure | |
| KR100607778B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100688062B1 (ko) | 반도체 메모리장치의 캐패시터 제조방법 | |
| KR20050116432A (ko) | 박막 커패시터의 제조 방법 | |
| KR100791676B1 (ko) | 커패시터의 형성 방법 | |
| KR100618679B1 (ko) | 커패시터 형성방법 | |
| KR100460718B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100191464B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR100684439B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100349692B1 (ko) | 강유전체 메모리 소자의 보호막 식각 방법 | |
| KR101161216B1 (ko) | Ｍｄｌ 소자의 캐패시터 형성방법 | |
| KR100460719B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100679828B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100324330B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100652310B1 (ko) | 반도체소자의 제조 방법 | |
| KR100710197B1 (ko) | Ｍｉｍ커패시터의 제조방법 | |
| KR100613280B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터 형성 방법 | |
| KR20000074137A (ko) | 반도체소자의 커패시터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |