KR100710197B1 - Ｍｉｍ커패시터의 제조방법 - Google Patents

Ｍｉｍ커패시터의 제조방법 Download PDF

Info

Publication number
KR100710197B1
KR100710197B1 KR1020050132658A KR20050132658A KR100710197B1 KR 100710197 B1 KR100710197 B1 KR 100710197B1 KR 1020050132658 A KR1020050132658 A KR 1020050132658A KR 20050132658 A KR20050132658 A KR 20050132658A KR 100710197 B1 KR100710197 B1 KR 100710197B1
Authority
KR
South Korea
Prior art keywords
film
thickness
insulating film
pattern
mim capacitor
Prior art date
Application number
KR1020050132658A
Other languages
English (en)
Inventor
고광덕
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132658A priority Critical patent/KR100710197B1/ko
Application granted granted Critical
Publication of KR100710197B1 publication Critical patent/KR100710197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 MIM 커패시터의 제조방법에 관한 것으로, 본 발명의 MIM 커패시터의 제조방법은 반도체기판 상에 하부 전극용 금속막과 유전체용 절연막, 상부 전극용 금속막을 순차적으로 증착시키는 단계와, 상기 상부 전극용 금속막 상에 상부전극정의용 감광막 패턴을 형성하고 이 패턴을 이용하여 상기 질화막의 소정 두께 및 상기 상부전극용 금속막을 식각하는 단계와, 상기 식각된 질화막의 두께를 측정하는 단계와, 상기 질화막의 두께가 측정된 결과물 상에 하부전극정의용 감광막 패턴을 형성하고 이 패턴을 이용하여 상기 하부전극용 금속막을 식각하는 단계를 포함한다.
MIM, 커패시터

Description

ＭＩＭ커패시터의 제조방법{Method for manufacturing in MIM capacitor}
도 1은 일반적인 MIM 커패시터의 구조
도 2 내지 도 5는 본 발명에 따른 MIM 커패시터의 제조방법
도 6은 하부 마스크 패턴의 CD를 결정하는 하부마스크 패턴의 두께 및 하부 마스크 패턴의 CD를 결정하는 에너지조건이 도시된 그래프들
<도면의 주요부분에 대한 부호설명>
100: 반도체 기판 120: 층간절연막
140: 하부 금속막 160: 절연막
180: 상부 금속막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 MIM 커패시터의 제조방법에 관한 것이다.
반도체 소자에 사용하는 커패시터는 PIP(Poly Insulator Poly)구조와 MIM(Metal Insulator Metal)구조로 크게 구별되고 있다. 각 구조는 사용하는 용도에 따라 적절히 선택되고 있다. 이들 중 MIM구조는 고주파를 사용하는 반도체 소자 에 주로 이용되고 있다. 왜냐하면, 고주파 소자에는 RC지연에 의하여 소자특성이 달라지므로, 가급적 전기적 특성이 좋은 메탈을 사용하는 MIM 구조가 바람직하기 때문이다.
도 1은 일반적인 MIM 구조를 도시하고 있다. 도 1에 도시된 바와 같이, MIM 구조는 층간절연막(12)이 형성된 반도체 기판(10) 상에 하부 금속전극(14), 절연막(16) 및 상부금속전극(18)이 순서대로 적층된다. 하부 금속전극(14)은 예를 들어 AlCu/TiN막으로 구성되고, 상부 금속전극(18)은 예를 들어 TiN막으로 구성된다. 절연막(16)은 상부 및 하부 금속전극 사이에 위치하며, 성분은 예를 들어 질화막(Nitride)으로 구성된다.
이러한 구조의 MIM 커패시터를 형성하는 방법은 일반적으로 금속 반응성 이온식각(Metal Reactive Ion Etching) 공정을 이용한다.
한편, 상기 상부 금속전극(18) 및 절연막(16)의 형성을 위한 식각 공정은 상기 절연막(16)을 300~ 400Å정도 식각되도록 하는 식각타겟에 의해 진행된다.
그러나, 상기 식각타겟에 의해 이후 식각공정이 진행되더라도 다양한 공정변수들에 의해, 상기 식각타겟과 50~ 100Å 정도 및 그 이상의 두께차를 갖는 절연막이 잔존하게 되고, 식각타겟과 두께차를 갖는 절연막과는 무관하게 상기 식각타겟에 맞추어 이후 하부금속배선의 형성을 위한 감광막 패턴 형성공정이 수행되기 때문에, 하부 금속배선의 CD(critical dimension)에도 영향을 미치게 된다.
이는 원하는 MIM 커패시터의 형성을 방해하고, MIM 커패시터의 특성을 저하 시키는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명은 원하는 하부 금속배선의 CD를 얻을 수 있게 되는 MIM 커패시터의 제조방법이 제공된다.
상술한 목적을 달성하기 위한 본 발명의 MIM 커패시터의 제조방법은 반도체기판 상에 하부 전극용 금속막과 유전체용 절연막, 상부 전극용 금속막을 순차적으로 증착시키는 단계와, 상기 상부 전극용 금속막 상에 상부전극정의용 감광막 패턴을 형성하고 이 패턴을 이용하여 상기 질화막의 소정 두께 및 상기 상부전극용 금속막을 식각하는 단계와, 상기 식각된 질화막의 두께를 측정하는 단계와, 상기 질화막의 두께가 측정된 결과물 상에 하부전극정의용 감광막 패턴을 형성하고 이 패턴을 이용하여 상기 하부전극용 금속막을 식각하는 단계를 포함한다.
상기 유전체용 절연막은 질화막으로 형성한다.
도 2 내지 도 5는 본 발명에 따른 MIM 커패시터의 제조방법을 도시한 공정단면도들이고, 도 6은 하부 마스크 패턴의 CD를 결정하는 하부마스크 패턴의 두께 및 하부 마스크 패턴의 CD를 결정하는 에너지조건이 도시된 그래프들이다.
우선, 도 2에 도시된 바와 같이, 반도체기판(100)으로서 실리콘기판 상부에 통상의 반도체 로직 공정을 진행하고 층간절연막(120)을 형성한다. 이어서, 층간절연막(120) 상부에 하부 금속막(140), 예를 들어 AlCu막/TiN막을 형성한다. 이때, 하부 금속막(140)은 AlCu막/TiN막 아래에 배리어메탈(Barrier Metal)을 형성할 수 있으며 AlCu막/TiN막 상에 반사 방지막(Anti Reflective Layer)을 적층한 구조일 수 있다. 이때 배리어 메탈과 반사 방지막은 Ti 또는 Ti/TiN층으로 이루어진다.
그리고 하부 금속막(140) 상부에 플라즈마 인핸스드(Plasma Enhanced) 증착 장비로 절연막(160), 예를 들어 실리콘 질화막(SiN)을 증착한다. 그 다음 절연체 박막(160) 상부에 상부 금속막(180)으로써, TiN막을 증착한다. 이어서 사진 공정을 진행하여 상부 금속막(180) 상부에 MIM형 커패시터의 상부 전극을 패터닝하기 위한 상부 마스크 패턴(200)을 형성한다.
도 3에 도시된 바와 같이, 상기 상부마스크패턴(200)을 이용하여 플라즈마를 이용한 금속 반응성 이온 식각(metal Reactive Ion Etching) 공정으로 상부 금속막(180)을 식각하여 커패시터의 상부 전극(180)을 형성하고, 계속해서 반응성 이온식각공정으로 그 하부의 절연막(160)을 소정두께만 식각하여, 절연막패턴(160)을 형성한다. 이어, 상기 상부 마스크 패턴(200)은 제거한다.
이어, 상기 소정두께만 제거된 절연막패턴(160)의 두께를 측정하여, 이 측정된 절연막 두께에 따라 하부금속배선을 정의하는 하부 마스크 패턴의 CD를 결정하게 된다.
즉, 도 6에 도시된 하부 마스크 패턴의 CD를 결정하는 하부마스크 패턴의 두께 및 하부 마스크 패턴의 CD를 결정하는 에너지조건이 도시된 그래프들을 참조하여, 측정된 절연막 두께에 따라 하부 마스크 패턴의 CD를 결정하는 방법을 수행한다. 우선, 상기 잔존한 절연막 패턴(160)의 두께를 측정하고, 이를 통해 상기 도 6에 도시된 4개의 그래프 중 측정된 절연막 패턴의 두께에 해당되는 그래프를 참조한다. 이때, 하부 마스크 패턴의 두께는 이미 결정되어 있으므로, 이 두께에 해당 되는 에너지조건을 참조하고, 하부 마스크 패턴을 형성하기 위한 감광막에 상기 에너지조건의 노광공정을 수행하여 하부 마스크 패턴의 CD(critical dimension)를 결정한다.
예를 들어 설명하면, 상기 측정된 절연막의 두께가 300um정도로 측정되면, 상기 4개의 그래프 중 2번째 그래프를 참조하고, 상기 2번째 그래프에서 이미 결정된 하부 마스크 패턴의 두께인 940um에 해당되는 에너지 조건인 대략 10.5정도가 결정되고, 이를 이용하여 노광공정을 수행함으로써, 하부 마스크 패턴의 CD를 결정하게 된다.
도 4에 도시된 바와 같이, 상기 절연막 패턴(160)의 두께가 측정된 기판 상에 하부 마스크 패턴(220)을 형성한다.
상기 하부 마스크 패턴(220)은 상기 절연막 패턴(160)의 두께가 측정되어, 원하는 하부 금속배선의 두께를 얻을 수 있도록 형성된다.
도 5에 도시된 바와 같이, 상기 하부 마스크 패턴(220)을 이용하여 플라즈마 금속 반응성 이온식각공정으로 하부 금속막(140)을 식각하여 커패시터의 하부 전극(140)을 형성한다. 이어, 상기 상부 마스크 패턴(220)을 제거하여, MIM 커패시터를 완성한다.
본 발명에 의하면, 상부금속배선 형성공정시 상기 소정두께만 제거된 절연막패턴의 두께를 측정하고, 이 측정된 절연막 두께에 따라 하부금속배선을 정의하는 하부 마스크 패턴의 CD를 결정함으로써, 원하는 MIM 커패시터의 형성하게 되고, MIM 커패시터의 특성을 향상시키게 된다.
본 발명에 의하면, 상부금속배선 형성공정시 상기 소정두께만 제거된 절연막패턴의 두께를 측정하고, 이 측정된 절연막 두께에 따라 하부금속배선을 정의하는 하부 마스크 패턴의 CD를 결정함으로써, 원하는 MIM 커패시터의 형성하게 되고, MIM 커패시터의 특성을 향상시키게 되는 효과가 있다.

Claims (2)

  1. 반도체기판 상에 하부 전극용 금속막과 유전체용 절연막, 상부 전극용 금속
    막을 순차적으로 증착시키는 단계와,
    상기 상부 전극용 금속막 상에 상부전극정의용 감광막 패턴을 형성하고 이 패턴을 이용하여 상기 유전체용 절연막의 소정 두께 및 상기 상부전극용 금속막을 식각하는 단계와,
    상기 식각된 유전체용 절연막의 두께를 측정한 후 측정된 유전체용 절연막에 따라 하부전극 형성용 감광막 패턴의 CD를 결정하여 하부전극 형성용 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 이용하여 상기 하부전극용 금속막을 식각하는 단계를 포함하는 MIM 커패시터 제조 방법.
  2. 제1 항에 있어서, 상기 유전체용 절연막은
    질화막으로 형성하는 것을 특징으로 하는 MIM 커패시터의 제조방법.
KR1020050132658A 2005-12-28 2005-12-28 Ｍｉｍ커패시터의 제조방법 KR100710197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132658A KR100710197B1 (ko) 2005-12-28 2005-12-28 Ｍｉｍ커패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132658A KR100710197B1 (ko) 2005-12-28 2005-12-28 Ｍｉｍ커패시터의 제조방법

Publications (1)

Publication Number Publication Date
KR100710197B1 true KR100710197B1 (ko) 2007-04-20

Family

ID=38181992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132658A KR100710197B1 (ko) 2005-12-28 2005-12-28 Ｍｉｍ커패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR100710197B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040087045A (ko) * 2003-04-04 2004-10-13 주식회사 하이닉스반도체 반도체소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040087045A (ko) * 2003-04-04 2004-10-13 주식회사 하이닉스반도체 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
TWI688134B (zh) 半導體結構及其製造方法
KR100480469B1 (ko) 반도체 소자내 커패시터 제조방법
US8101493B2 (en) Capacitor of semiconductor device and method for manufacturing the same
US20030231458A1 (en) Metal-insulator-metal (MIM) capacitor and method for fabricating the same
KR100710197B1 (ko) Ｍｉｍ커패시터의 제조방법
US7846808B2 (en) Method for manufacturing a semiconductor capacitor
KR100997776B1 (ko) 반도체 소자의 제조방법
US6838340B2 (en) Method of manufacturing semiconductor device having MIM capacitor element
KR100964116B1 (ko) 반도체소자의 제조방법
KR100588665B1 (ko) 반도체 소자의 장벽금속층 형성 방법
KR100664376B1 (ko) 반도체 소자의 커패시터 제조 방법
US9159661B2 (en) Integrated circuits with close electrical contacts and methods for fabricating the same
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법
KR100607781B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR100679827B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
CN109755386B (zh) 电容器、半导体器件及其制造方法
KR100668221B1 (ko) Ｍｉｍ 캐패시터 형성 방법
KR100630568B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100459937B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 제조방법
KR100688786B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR101006503B1 (ko) 반도체 소자의 제조방법
KR100613280B1 (ko) 반도체 소자의 금속-절연체-금속 커패시터 형성 방법
KR100847839B1 (ko) 반도체 소자의 커패시터 및 그 형성방법
KR100688724B1 (ko) 고용량 ｍｉｍ 구조 커패시터 제조방법
KR100713321B1 (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee