CN109755386B - 电容器、半导体器件及其制造方法 - Google Patents

Abstract

本发明提供一种电容器、半导体器件及其制造方法，采用具有开口的绝缘介电层替代原来直接平铺在下极板的绝缘介电层，并将上极板形成在所述开口中，进而可以使得上极板的边缘处在所述绝缘介电层的包围和保护当中，同时可以保证上极板和下极板之间的绝缘介电层的品质，改善了上极板边缘的失效点问题，提高了电容器的可靠性及良率。

Description

电容器、半导体器件及其制造方法

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种电容器、半导体器件及其制造方法。

背景技术

电容器是包含射频电路、单片微波电路等的集成电路中常用的无源元件，其主要类型有多晶硅-绝缘体-多晶硅(Polysilicon-Insulator-Polysilicon，PIP)电容器、金属-绝缘体-硅(Metal-Insulator-Silicon，MIS)电容器和金属-绝缘体-金属(Metal-Insulator-Metal，MIM)电容器等。随着集成电路向小型化、超薄化发展，这些电容器的上、下极板之间的绝缘介电层也越来越薄，例如厚度仅为数百埃，导致上极板边缘极易出现失效点，进而造成电容器失效。

发明内容

本发明的目的在于一种电容器、半导体器件及其制造方法，能够改善上极板边缘的失效点问题，提高电容器可靠性。

为了实现上述目的，本发明提供一种电容器，下极板、上极板以及绝缘介电层，所述绝缘介电层位于所述下极板上并具有一开口，所述上极板填充在所述开口中且通过所述开口底部的绝缘介电层与所述下极板实现电隔离。

可选的，所述上极板和下极板的材质分别选自金属、多晶硅或单晶硅。

可选的，所述电容器为多晶硅-绝缘体-多晶硅电容器、金属-绝缘体-多晶硅电容器、金属-绝缘体-单晶硅电容器或金属-绝缘体-金属电容器。

可选的，所述电容器还包括第一导电插塞、第二导电插塞以及层间介质层；所述层间介质层覆盖所述上极板和所述绝缘介电层；所述第一导电插塞位于所述上极板上方的层间介质层中，且所述第一导电插塞的底部与所述上极板接触；所述第二导电插塞位于所述下极板上方，并贯穿所述层间介质层和所述绝缘介电层，所述第二导电插塞的底部与所述下极板接触。

可选的，所述绝缘介电层的材质包括氧化硅、氮化硅和氮氧化硅中的至少一种。

可选的，所述绝缘介电层包括第一绝缘介电层和第二绝缘介电层，所述第一绝缘介电层位于所述下极板上并具有凹槽，所述第二绝缘介电层覆盖在所述第一绝缘介电层上并在所述凹槽处形成所述开口，所述上极板填充在所述开口中；或者，所述第一绝缘介电层完全覆盖所述下极板的上表面，所述第二绝缘介电层位于所述第一绝缘介电层上并具有所述开口，所述上极板填充在所述开口中。

可选的，所述第一绝缘介电层和第二绝缘介电层的材质相同，且厚度相同。

可选的，所述凹槽暴露出所述下极板的部分上表面。

可选的，当所述第一绝缘介电层完全覆盖所述下极板的上表面，所述第二绝缘介电层位于所述第一绝缘介电层上并具有所述开口时，所述开口暴露出所述第一绝缘介电层的部分上表面。

本发明还提供一种上述之一的电容器的制造方法，包括以下步骤：

提供下极板；

在所述下极板上形成具有开口的绝缘介电层；

在所述开口中形成上极板，所述上极板通过所述开口底部的绝缘介电层与所述下极板实现电隔离。

可选的，提供所述下极板的步骤包括：提供衬底，在所述衬底上沉积下极板材料，刻蚀所述下极板材料以形成所述下极板。

可选的，在所述下极板上形成具有所述开口的绝缘介电层的步骤包括：

在所述下极板上沉积第一绝缘介电层；

刻蚀所述上极板区域的第一绝缘介电层，刻蚀停止在所述第一绝缘介质层中或者所述下极板表面，以形成凹槽；

在所述第一绝缘介电层和所述凹槽的表面上沉积第二绝缘介电层，所述第二绝缘介电层在所述凹槽处形成所述开口。

可选的，在所述下极板上形成具有所述开口的绝缘介电层的步骤包括：

在所述下极板上依次沉积第一绝缘介电层和第二绝缘介电层；

刻蚀所述上极板区域的第二绝缘介电层，刻蚀停止在所述第二绝缘介电层中或者所述第一绝缘介电层表面或者所述第一绝缘介电层中，以形成所述开口。

可选的，在所述开口中形成上极板的步骤包括：在所述绝缘介电层表面沉积上极板材料，刻蚀去除开口外侧的所述上极板材料，以形成所述上极板。

本发明还提供一种半导体器件，包括上述之一的电容器。

本发明还提供一种半导体器件的制造方法，包括上述之一的电容器的制造方法。

与现有技术相比，本发明的电容器、半导体器件及其制造方法，采用具有开口的绝缘介电层替代原来直接平铺在下极板的绝缘介电层，并将上极板形成在所述开口中，进而可以使得上极板的边缘处在所述绝缘介电层的包围和保护当中，同时可以保证上极板和下极板之间的绝缘介电层的品质，改善了上极板边缘的失效点问题，提高了电容器的可靠性及良率。

附图说明

图1A是一种MIM电容器结构的剖面示意图；

图1B是一种MIM电容器的TEM(透射电子显微镜)失效分析结构图；

图2是本发明具体实施例的电容器的制造方法流程图；

图3A至图3G是本发明一实施例的电容器的制造方法中的器件结构的剖面示意图；

图3H是3G所示器件结构的俯视示意图(忽略层间介质层)；

图4A至图4D是本发明另一实施例的电容器的制造方法中的器件结构的剖面示意图；

图4E是图4D所示器件结构的俯视示意图(忽略层间介质层)；

图5A至图5D是本发明又一实施例的电容器的制造方法中的器件结构的剖面示意图；

图5E是图5D所示器件结构的俯视示意图(忽略层间介质层)。

具体实施方式

金属-绝缘体-金属(Metal-Insulator-Metal，MIM)电容器是现有集成电路中常见的电容器之一，被广泛应用于各种技术节点的半导体产品中，特别是电源管理的产品。请参考图1A，MIM电容器的结构通常包括下极板101、上极板103以及位于上极板103和下极板101之间的绝缘介电层102。随着集成电路向小型化、超薄化发展，MIM电容器的下极板101和上极板103之间的绝缘介电层102也越来越薄，厚度通常仅为数百埃，在刻蚀(etch)绝缘介电层102上的金属形成上极板103时，上极板103边缘的绝缘介电层102比较容易受等离子体(plasma)溅射的影响而损伤，如图1B所示，绝缘介电层102的侧壁变毛糙，品质(quality)受损的绝缘介电层102在后续的可靠性测试中极易造成MIM电容器失效。事实上，失效分析(FA)发现MIM电容器的绝大部分失效点都在上极板边缘的地方。

当前为了避免MIM电容器失效的手段多是通过严格控制上极板103的刻蚀的时间，通过控制对绝缘介电层102的过刻蚀(over etch)来降低对绝缘介电层102的损伤。但是，一方面上极板103刻蚀时对绝缘介电层102的等离子体损伤绝对存在，控制对绝缘介电层102的过刻蚀也不能完全避免，如图1B所示；另一方面，如果对绝缘介电层102的过刻蚀时间过短，则可能导致上极板103的刻蚀不完全，造成某些地方有残留的现象，而这则会导致短路(short)之类的失效。因此，上述方案中即使制程优化调整，还是会有MIM电容器边缘失效的事件(case)不断出现。

本发明的技术方案的核心思想是对上极板边缘进行包边处理，同时保证上、下极板之间的绝缘介电层的品质在上极板刻蚀时不受损伤，从而提高电容器的可靠性。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作详细的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明一实施例提供一种电容器的制造方法，包括以下步骤：

S1，提供下极板；

S2，在所述下极板上形成具有开口的绝缘介电层；

S3，在所述开口中形成上极板，所述上极板通过所述开口底部的绝缘介电层与所述下极板实现电隔离。

请参考图3A，在本实施例的步骤S1中，提供下极板的步骤包括：首先，提供衬底300，所述衬底300可以为单纯的硅衬底，也可以为已形成金属氧化物半导体晶体管的硅衬底，也可以为已形成金属互连线结构的衬底，还可以是绝缘材料，所述绝缘材料可以为氧化硅、氮化硅、碳化硅、碳氧硅化合物、碳氮硅化合物、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、黑钻石中的一种；然后，在所述衬底300上沉积下极板材料，刻蚀所述下极板材料以形成下极板301。在本发明的其他实施例中，提供的衬底300是半导体基底，所述半导体基底已形成有顶部被暴露出来的金属层(例如铜、铝、钛、钽、钨等)或多晶硅层或单晶硅层，所述顶部被暴露出来的金属层或多晶硅层或单晶硅层可以直接作为电容器的下极板301。

请参考图3A至图3C，在本实施例的步骤S2中，首先，通过诸如物理气相沉积、化学气相沉积或原子层沉积等沉积工艺在所述下极板301上覆盖一定厚度的第一绝缘介电层302；然后，通过光刻胶涂覆、曝光、显影等光刻工艺在第一绝缘介电层302形成第一图案化光刻胶层303，第一图案化光刻胶层303的图案具有对应于上极板的开口；接着，以所述第一图案化光刻胶层303为掩膜，采用干法刻蚀工艺等刻蚀第一绝缘介电层302一定深度，刻蚀停止在第一绝缘介电层302中或者停止在下极板301的表面，从而去除上极板区域的部分厚度或者全部厚度的第一绝缘介电层302，在第一绝缘介电层302中形成与上极板相对应的凹槽302a，图3B中示出了刻蚀第一绝缘介电层302停止在下极板301的表面的情况；然后，可以采用氧离子灰化工艺去除第一图案化光刻胶层303，并在下极板301、凹槽302a和剩余的第一绝缘介电层302的表面上沉积第二绝缘介电层304，第二绝缘介电层304同时填充在凹槽302a中，由于第二绝缘介电层304在下极板301上方的各个位置的沉积速率基本相同，使得凹槽302a处沉积的第二绝缘介电层304相对剩余的第一绝缘介电层302表面上沉积的第二绝缘介电层304下沉一定深度，因此第二绝缘介电层304在凹槽302a处会形成开口304a，且第二绝缘介电层304材质以及开口304a处的厚度由待制造的电容器的电容目标值来确定。剩余的所述第一绝缘介电层302和具有开口304a的第二绝缘介电层304作为具有开口的绝缘介电层，且第二绝缘介电层304作为电容器上下极板之间的绝缘介电质。本实施例中，所述第一绝缘介电层302和第二绝缘介电层304的材质可以分别选自包括氮化硅、氧化硅、氮氧化硅和低K介质材料(介电常数K小于3)中的至少一种。优选的，所述第一绝缘介电层302和第二绝缘介电层304的材质和厚度均相同，由此可以采用与第二绝缘介电层304的沉积工艺相同的工艺配方来沉积第一绝缘介电层302，从而可以避免沉积第一绝缘介电层302和第二绝缘介电层304时不必要的设备调整，简化工艺，降低成本。

请参考图3D至3E以及图3H，在本实施例的步骤S3中，首先，采用诸如物理气相沉积、化学气相沉积、原子层沉积等沉积工艺在第二绝缘介电层304的表面上沉积上极板材料305a，上极板材料305a同时填充在第二绝缘介电层304的开口304a中；然后，通过光刻胶涂覆、曝光、显影等光刻工艺在所述上极板材料305a表面上形成第二图案化光刻胶层306，第二图案化光刻胶层306的图案定义出了上极板的位置，即开口304区域中的上极板材料；接着，以第二图案化光刻胶层306为掩膜，采用等离子体干法刻蚀工艺刻蚀上极板材料305a，保留开口304a区域中的上极板材料305a而去除开口304a外侧(即其余区域)的上极板材料305a，从而形成填充在开口304a中的上极板305。在上极板材料305a的刻蚀过程中，由于开口304a区域中的上极板材料305a被开口304a周围较高的第二绝缘介电层304包围起来，如图3H所示，因此刻蚀上极板材料305时的等离子体不会接触到开口304a底部的第二绝缘介电层304(即上极板305和下极板301之间的第二绝缘介电层304)，也就不会对开口304a底部的第二绝缘介电层304造成损伤而影响其品质，从而能够改善上极板305边缘的失效点问题，提高电容器可靠性。此外，上极板305的顶部可以高于开口304a顶部，也可以与开口304a的顶部齐平，还可以低于开口304a的顶部。上极板305的材质可以是金属、多晶硅或单晶硅，所述金属可以包括铝、钛、氮化钛、钽和氮化钽中的至少一种。

请参考图3F至3H，之后，可以先在上极板305、第二绝缘介电层304表面上沉积层间介质层307，层间介质层307的材质可以是低K介质(介电常数K小于3.9)或者超低K介质(K小于2.8)，然后在层间介质层307上形成第三图案化光刻胶308，第三图案化光刻胶308的图案(即VIA图案)能够定义出上极板305的接触孔和下极板301的接触孔；接着以第三图案化光刻胶308为掩膜，刻蚀层间介质层307以及上极板305外侧的第二绝缘介电层304和第一绝缘介电层302，形成暴露出上极板305表面的接触孔和暴露出下极板301表面的接触孔；然后通过导电插塞填充工艺向所有接触孔中填充钨等导电材料，从而形成第一导电插塞3091和第二导电插塞3092，所述第一导电插,3091位于所述上极板305上方的层间介质层307中，且所述第一导电插塞3091的底部与所述上极板305接触；所述第二导电插塞3092位于所述上极板305一侧的下极板301上方，并贯穿所述层间介质层307和第二绝缘介电层304、第一绝缘介电层302，所述第二导电插塞3092的底部与所述下极板301接触。

请参考图3G和图3H，本实施例还提供一种电容器，包括：下极板301、上极板305以及由第一绝缘介电层302和第二绝缘介电层304组成的绝缘介电层，所述第一绝缘介电层302位于所述下极板301上并具有凹槽，所述凹槽的深度可以贯穿第一绝缘介电层302而暴露出下极板301表面，也可以未贯穿第一绝缘介电层302，所述第二绝缘介电层304覆盖在所述第一绝缘介电层302上并在所述凹槽处形成开口，所述上极板305填充在所述开口中，所述上极板305可以通过所述开口底部的绝缘介电层与所述下极板301实现电隔离。可选的，所述上极板305和下极板301的材质分别选自金属、多晶硅或单晶硅，对应的，所述电容器可以为多晶硅-绝缘体-多晶硅电容器、金属-绝缘体-硅电容器或金属-绝缘体-金属电容器。可选的，第二绝缘介电层304和第一绝缘介电层302的材料可以分别包括氧化硅、氮化硅和氮氧化硅中的至少一种，例如第二绝缘介电层304和第一绝缘介电层302的材料均为氮化硅，且在上极板305外侧的厚度相同。

本实施例中，所述电容器还包括第一导电插塞3091、第二导电插塞3092以及层间介质层307；所述层间介质层307覆盖在所述上极板305和所述第二绝缘介电层304的表面上；所述第一导电插塞3091位于所述上极板305上方的层间介质层307中，且所述第一导电插塞3091的底部与所述上极板305接触；所述第二导电插塞3092位于所述上极板305一侧的下极板301上方，并从上至下依次贯穿所述层间介质层307、第二绝缘介电层304和第一绝缘介电层302，所述第二导电插塞3092的底部与所述下极板301接触。

本实施例还提供一种半导体器件，包括上述的电容器。当所述电容器为MIM电容器时，所述电容器的上极板和下极板可以是所述半导体器件的金属互连线的一部分。

本实施例还提供一种半导体器件的制造方法，包括上述的电容器的制造方法。其中，当所述电容器为MIM电容器时，在提供下极板时，可以某下层金属互连线沉积后刻蚀时，保留所述电容器区域的所述下层金属互连线材料而形成下极板，而且在某上层金属互连线沉积后刻蚀时，保留所述电容器区域的所述上层金属互连线材料而形成上极板。

本实施例的电容器、半导体器件及其制造方法，先在下极板上沉积一层第一绝缘介电层，通过光刻和刻蚀工艺去除电容器的上极板区域部分厚度或者全部厚度的第一绝缘介电层而形成凹槽，然后再依次沉积第二绝缘介电层和上极板材料，通过光刻和刻蚀工艺将非上极板区域的上极板材料去除，由于非上极板区域的绝缘介电层较厚(由第二绝缘介电层和第一绝缘介电层层叠组成)，上极板边缘处在绝缘介电层的包围和保护当中，因此在上极板边缘刻蚀或者过刻蚀(etch/over etch)时等离子体不会接触到上极板、下极板之间的绝缘介电层，所以不会对上极板、下极板之间绝缘介电层品质有任何影响，从而消除了由于绝缘介电层受损而导致上极板边缘产生失效点的隐患，提高了器件的可靠性良率。

请参考图2以及图4A至图4E，本发明另一实施例提供一种电容器的制造方法，包括以下步骤：S1，提供下极板；S2，在所述下极板上形成具有开口的绝缘介电层；S3，在所述开口中形成上极板，所述上极板通过所述开口底部的绝缘介电层与所述下极板实现电隔离。本实施例的电容器的制造方法与图3A至图3H所示的实施例的区别主要在于步骤S2中具有开口的绝缘介电层的形成方法不同。具体地：

请参考图4A，在本实施例的步骤S1中，提供下极板401的过程与上述实施例以及图3A所示的提供下极板301的过程相同，在此不再赘述，本实施例的下极板401形成在衬底400表面上；

请参考图4A和图4B，在本实施例的步骤S2中，首先，在下极板401的表面上依次沉积第一绝缘介电层402、第二绝缘介电层403；然后通过光刻和刻蚀工艺对上极板区域的绝缘介电层进行图案化，以去除上极板区域部分厚度或者全部厚度的第二绝缘介电层403，甚至还可以去除部分厚度的第一绝缘介电层402，形成开口，图4B中的所述开口贯穿第二绝缘介电层403而暴露出第一绝缘介电层402的上表面；

请参考图4B和图4C，在本实施例的步骤S3中形成上极板404的过程与上述实施例以及图3D和图3E所示的上极板305的形成过程基本相同，在此不再赘述。本实施例中形成的上极板404的顶部(即上表面)可以高于第二绝缘介电层403的顶部(即上表面)，也可以低于第二绝缘介电层403的顶部(即上表面)，还可以与第二绝缘介电层403的顶部(即上表面)齐平。

之后，可以采用上述实施例以及图3F至图3H所示的导电插塞的形成过程来形成本实施例的层间介质层405、第一导电插塞4061和第二导电插塞4062，所述层间介质层405覆盖在所述上极板404和所述第二绝缘介电层403的表面上；所述第一导电插塞4061位于所述上极板404上方的层间介质层405中，且所述第一导电插塞4061的底部与所述上极板404接触；所述第二导电插塞4062位于所述上极板404一侧的下极板401上方，并从上至下依次贯穿所述层间介质层405、第二绝缘介电层403和第一绝缘介电层402，所述第二导电插塞4062的底部与所述下极板401接触。

请参考图4D和图4E，本实施例还提供一种电容器，包括：下极板401、上极板404以及由第一绝缘介电层402和第二绝缘介电层403组成的绝缘介电层，所述第一绝缘介电层402完全覆盖所述下极板401的上表面，第二绝缘介电层403位于所述第一绝缘介电层402的表面上且在上极板区域具有开口，所述开口的深度可以贯穿第二绝缘介电层403而暴露出第一绝缘介电层402的表面，也可以未贯穿第二绝缘介电层403，所述上极板404填充在所述开口中，所述上极板404可以通过所述开口底部的绝缘介电层与所述下极板401实现电隔离。其中，所述上极板404、下极板401、第二绝缘介电层403和第一绝缘介电层402的材料和厚度均可以参考上一实施例。本实施例中，所述电容器还包括第一导电插塞4061、第二导电插塞4062以及层间介质层405；所述层间介质层405覆盖在所述上极板404和所述第二绝缘介电层403的表面上；所述第一导电插塞4061位于所述上极板404上方的层间介质层405中，且所述第一导电插塞4061的底部与所述上极板404接触；所述第二导电插塞4062位于所述上极板404一侧的下极板401上方，并从上至下依次贯穿所述层间介质层405、第二绝缘介电层403和第一绝缘介电层402，所述第二导电插塞4062的底部与所述下极板401接触。

本实施例还提供一种半导体器件，包括上述的电容器。当所述电容器为MIM电容器时，所述电容器的上极板和下极板可以是所述半导体器件的金属互连线的一部分。

本实施例还提供一种半导体器件的制造方法，包括上述的电容器的制造方法。其中，当所述电容器为MIM电容器时，在提供下极板时，可以某下层金属互连线沉积后刻蚀时，保留所述电容器区域的所述下层金属互连线材料而形成下极板，而且在某上层金属互连线沉积后刻蚀时，保留所述电容器区域的所述上层金属互连线材料而形成上极板。

本实施例的电容器、半导体器件及其制造方法，先在下极板表面上依次沉积一层第一绝缘介电层和第二绝缘介电层，然后通过光刻和刻蚀工艺去除电容器的上极板区域部分厚度或者全部厚度的第二绝缘介电层甚至部分厚度的第一绝缘介电层而形成开口，然后再沉积上极板材料，通过光刻和刻蚀工艺将非上极板区域的上极板材料去除，由于非上极板区域的绝缘介电层较厚(由第二绝缘介电层和第一绝缘介电层层叠组成)，上极板边缘处在绝缘介电层的包围和保护当中，因此在上极板边缘刻蚀或者过刻蚀(etch/over etch)时等离子体不会接触到上极板、下极板之间的绝缘介电层，所以不会对上极板、下极板之间绝缘介电层品质有任何影响，从而消除了由于绝缘介电层受损而导致上极板边缘产生失效点的隐患，提高了器件的可靠性良率。

请参考图2以及图5A至图5E，本发明又一实施例提供一种电容器的制造方法，包括以下步骤：S1，提供下极板；S2，在所述下极板上形成具有开口的绝缘介电层；S3，在所述开口中形成上极板，所述上极板通过所述开口底部的绝缘介电层与所述下极板实现电隔离。本实施例的电容器的制造方法与图3A至图3H所示的实施例的区别主要在于步骤S2中具有开口的绝缘介电层的形成方法不同。具体地：

请参考图5A，在本实施例的步骤S1中，提供下极板501的过程与图3A所示的提供下极板301的过程相同，在此不再赘述，本实施例的下极板501形成在衬底500表面上；

请参考图5A和图5B，在本实施例的步骤S2中，首先，在下极板501的表面上沉积较大厚度的绝缘介电层502(例如厚度为图3B中第一绝缘介电层302和第二绝缘介电层304的厚度之和)；然后通过光刻和刻蚀工艺对上极板区域的绝缘介电层进行图案化，以去除上极板区域部分厚度的绝缘介电层502，形成开口503，图5B中的所述开口503未贯穿绝缘介电层502，因此未暴露出下极板501的上表面；

请参考图5B和图5C，在本实施例的步骤S3中形成上极板404的过程与图3D和图3E所示的上极板305的形成过程基本相同，在此不再赘述。本实施例中形成的上极板504的顶部(即上表面)可以高于其周围的绝缘介电层502的顶部(即上表面)，也可以低于其周围的绝缘介电层502的顶部(即上表面)，还可以与其周围的绝缘介电层502的顶部(即上表面)齐平。

之后，可以采用图3F至图3H所示的导电插塞的形成过程来形成本实施例的层间介质层505、第一导电插塞5061和第二导电插塞5062，所述层间介质层505覆盖在所述上极板504和上极板504未遮挡的绝缘介电层502的表面上；所述第一导电插塞5061位于所述上极板504上方的层间介质层505中，且所述第一导电插塞5061的底部与所述上极板504接触；所述第二导电插塞5062位于所述上极板504一侧的下极板501上方，并从上至下依次贯穿上极板504外侧的所述层间介质层505和绝缘介电层502，所述第二导电插塞5062的底部与所述下极板501接触。

请参考图5D和图5E，本实施例还提供一种电容器，包括：下极板501、上极板504以及绝缘介电层502，所述绝缘介电层502完全覆盖在所述下极板501的上表面上且在上极板区域具有开口，开口底部不暴露出下极板501的上表面(即顶部)，所述上极板504填充在所述开口中，所述上极板504可以通过所述开口底部的绝缘介电层与所述下极板501实现电隔离。其中，所述上极板504、下极板501、绝缘介电层502的材料均可以参考前面两个实施例。本实施例中，所述电容器还包括第一导电插塞5061、第二导电插塞5062以及层间介质层505；所述层间介质层505覆盖在所述上极板504和上极板504未遮挡的绝缘介电层502的表面上；所述第一导电插塞5061位于所述上极板504上方的层间介质层505中，且所述第一导电插塞5061的底部与所述上极板504接触；所述第二导电插塞5062位于所述上极板504一侧的下极板501上方，并贯穿上极板504外侧的所述层间介质层505和绝缘介电层502，所述第二导电插塞5062的底部与所述下极板501接触。

本实施例还提供一种半导体器件，包括上述的电容器。当所述电容器为MIM电容器时，所述电容器的上极板和下极板可以是所述半导体器件的金属互连线的一部分。

本实施例还提供一种半导体器件的制造方法，包括上述的电容器的制造方法。其中，当所述电容器为MIM电容器时，在提供下极板时，可以某下层金属互连线沉积后刻蚀时，保留所述电容器区域的所述下层金属互连线材料而形成下极板，而且在某上层金属互连线沉积后刻蚀时，保留所述电容器区域的所述上层金属互连线材料而形成上极板。

本实施例的电容器、半导体器件及其制造方法，先在下极板表面上沉积一层厚度较大的绝缘介电层，然后通过光刻和刻蚀工艺去除电容器的上极板区域部分厚度的绝缘介电层而在绝缘介电层中形成对准上极板的开口，然后再沉积上极板材料，通过光刻和刻蚀工艺将非上极板区域的上极板材料去除，由于非上极板区域的绝缘介电层较厚，上极板边缘处在绝缘介电层的包围和保护当中，因此在上极板边缘刻蚀或者过刻蚀(etch/overetch)时等离子体不会接触到上极板、下极板之间的绝缘介电层，所以不会对上极板、下极板之间绝缘介电层品质有任何影响，从而消除了由于绝缘介电层受损而导致上极板边缘产生失效点的隐患，提高了器件的可靠性良率。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种电容器，包括下极板、上极板以及绝缘介电层，其特征在于，所述绝缘介电层位于所述下极板上并具有一开口，所述上极板通过沉积上极板材料并进一步刻蚀去除所述开口外侧的上极板材料而填充在所述开口中且所述上极板的顶部高于所述开口的顶部，所述上极板边缘短于所述下极板的边缘，且所述上极板边缘外侧的下极板上覆盖的绝缘介电层的厚度比所述上极板和所述下极板之间的绝缘介电层的厚度厚，以使所述绝缘介电层对所述上极板边缘包边，所述上极板通过所述开口底部的绝缘介电层与所述下极板实现电隔离；

其中，所述电容器还包括第一导电插塞、第二导电插塞以及层间介质层，所述层间介质层覆盖所述上极板及其边缘外侧暴露出的所述绝缘介电层，所述第一导电插塞位于所述上极板上方的层间介质层中，且所述第一导电插塞的底部与所述上极板接触，所述第二导电插塞位于所述下极板上方，并贯穿所述上极板边缘外侧的所述层间介质层和所述绝缘介电层，所述第二导电插塞的底部与所述下极板接触。

2.如权利要求1所述的电容器，其特征在于，所述上极板和下极板的材质分别选自金属、多晶硅或单晶硅。

3.如权利要求2所述的电容器，其特征在于，所述电容器为多晶硅-绝缘体-多晶硅电容器、金属-绝缘体-多晶硅电容器、金属-绝缘体-单晶硅电容器或金属-绝缘体-金属电容器。

4.如权利要求1所述的电容器，其特征在于，所述绝缘介电层的材质包括氧化硅、氮化硅和氮氧化硅中的至少一种。

5.如权利要求1至4中任一项所述的电容器，其特征在于，所述绝缘介电层包括第一绝缘介电层和第二绝缘介电层，所述第一绝缘介电层位于所述下极板上并具有凹槽，所述第二绝缘介电层覆盖在所述第一绝缘介电层上并在所述凹槽处形成所述开口，所述上极板填充在所述开口中；或者，所述第一绝缘介电层完全覆盖所述下极板的上表面，所述第二绝缘介电层位于所述第一绝缘介电层上并具有所述开口，所述上极板填充在所述开口中。

6.如权利要求5所述的电容器，其特征在于，所述第一绝缘介电层和第二绝缘介电层的材质相同，且厚度相同。

7.如权利要求5所述的电容器，其特征在于，所述凹槽暴露出所述下极板的部分上表面。

8.如权利要求5所述的电容器，其特征在于，当所述第一绝缘介电层完全覆盖所述下极板的上表面，所述第二绝缘介电层位于所述第一绝缘介电层上并具有所述开口时，所述开口暴露出所述第一绝缘介电层的部分上表面。

9.一种权利要求1至8中任一项所述的电容器的制造方法，包括以下步骤：

提供下极板；

在所述下极板上形成具有开口的绝缘介电层，所述绝缘介电层在所述开口底部上的覆盖厚度小于在所述开口外侧的所述下极板上的覆盖厚度；

在所述绝缘介电层表面沉积上极板材料，并刻蚀去除开口外侧的所述上极板材料，以在所述开口中形成上极板，所述上极板的顶部高于所述开口的顶部，且所述上极板边缘短于所述下极板的边缘，使所述绝缘介电层对所述上极板边缘的包边，所述上极板通过所述开口底部的绝缘介电层与所述下极板实现电隔离；

在所述上极板及其边缘外侧的所述绝缘介电层的表面上沉积层间介质层；

刻蚀所述层间介质层以及所述上极板边缘外侧的所述绝缘介电层，形成暴露出上极板表面的第一接触孔和暴露出下极板表面的第二接触孔；

通过导电插塞填充工艺向所述第一接触孔和所述第二接触孔中填充导电材料，从而形成第一导电插塞和第二导电插塞，所述第一导电插塞位于所述上极板上方的所述层间介质层中，且所述第一导电插塞的底部与所述上极板接触；所述第二导电插塞位于所述下极板上方，并贯穿所述上极板边缘外侧的所述层间介质层和所述绝缘介电层，所述第二导电插塞的底部与所述下极板接触。

10.如权利要求9所述的电容器的制造方法，其特征在于，提供所述下极板的步骤包括：提供衬底，在所述衬底上沉积下极板材料，刻蚀所述下极板材料以形成所述下极板。

11.如权利要求9所述的电容器的制造方法，其特征在于，在所述下极板上形成具有所述开口的绝缘介电层的步骤包括：

在所述下极板上沉积第一绝缘介电层；

刻蚀所述上极板区域的第一绝缘介电层，刻蚀停止在所述第一绝缘介电层中或者所述下极板表面，以形成凹槽；

在所述第一绝缘介电层和所述凹槽的表面上沉积第二绝缘介电层，所述第二绝缘介电层在所述凹槽处形成所述开口。

12.如权利要求9所述的电容器的制造方法，其特征在于，在所述下极板上形成具有所述开口的绝缘介电层的步骤包括：

在所述下极板上依次沉积第一绝缘介电层和第二绝缘介电层；

刻蚀所述上极板区域的第二绝缘介电层，刻蚀停止在所述第二绝缘介电层中或者所述第一绝缘介电层表面或者所述第一绝缘介电层中，以形成所述开口。

13.一种半导体器件，其特征在于，包括权利要求1至8中任一项所述的电容器。

14.一种半导体器件的制造方法，其特征在于，包括权利要求9至12中任一项所述的电容器的制造方法。