KR100689667B1 - 반도체 메모리소자의 제조방법 - Google Patents
반도체 메모리소자의 제조방법 Download PDFInfo
- Publication number
- KR100689667B1 KR100689667B1 KR1020000030301A KR20000030301A KR100689667B1 KR 100689667 B1 KR100689667 B1 KR 100689667B1 KR 1020000030301 A KR1020000030301 A KR 1020000030301A KR 20000030301 A KR20000030301 A KR 20000030301A KR 100689667 B1 KR100689667 B1 KR 100689667B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- polycrystalline silicon
- metal
- dielectric
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 86
- 229920005591 polysilicon Polymers 0.000 claims abstract description 48
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000012790 adhesive layer Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical class [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리소자의 제조방법을 개시한다. 이에 의하면, 유전상수가 높은 유전막 상에 접착층인 TiN막과 다결정실리콘막을 순차적으로 적층하고, 상부전극과 부하저항의 패턴을 위한 식각마스크를 이용하여 건식식각공정에 의해 다결정실리콘막을 커패시터의 상부전극 및 부하저항의 패턴으로 형성하고, 상기 식각마스크를 그대로 남겨 두거나 제거한 후 습식식각공정에 의해 커패시터의 상부전극으로서 TiN막의 패턴과 다결정실리콘막의 패턴을 동일 사이즈로 형성하고 아울러 부하저항으로서 TiN막의 패턴과 다결정실리콘막의 패턴을 동일 사이즈로 형성하고, 계속하여 시간적인 지체없이 습식식각공정에 의해 상부전극과 부하저항용 TiN막의 패턴을 다결정실리콘막의 패턴 보다 작은 사이즈로 형성한다.
따라서, 본 발명은 다결정실리콘막의 패턴보다 그 아래의 TiN막의 패턴을 작게 형성함으로써 부하저항의 감소를 억제하고 나아가 제품의 신뢰성을 향상할 수 있다.
Description
도 1은 종래 기술에 의한 반도체 메모리소자의 커패시터 및 부하저항의 구조를 나타낸 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 의한 반도체 메모리소자의 제조방법을 설명하기 위한 단면공정도.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 의한 반도체 메모리소자의 제조방법을 설명하기 위한 단면공정도.
본 발명은 반도체 메모리소자의 제조방법에 관한 것으로, 보다 상세하게는 유전상수가 높은 유전막 상에 다결정실리콘막과 그 아래의 금속막으로 이루어진 적층구조의 커패시터와 함께 부하저항을 형성하더라도 부하저항의 목표 저항값이 감소하는 것을 억제하도록 한 반도체 메모리소자의 제조방법에 관한 것이다.
일반적으로, DRAM과 같은 반도체 메모리소자의 고집적화에 따라 메모리셀 사이즈가 축소되고, 메모리셀 커패시터의 사이즈도 축소된다. 이에 따라, 메모리셀 커패시터의 커패시턴스도 감소하므로 반도체 메모리소자의 신뢰성에 문제를 일으키지 않을 정도로 커패시턴스를 충분히 확보하기가 점차 어려진다. 이러한 문제를 해결하기 위해 커패시터의 유효면적을 확장하거나 고유전율의 유전막을 사용하거나 유전막 자체를 박막화하는 방법이 집중적으로 검토되어 왔다. 커패시터의 유효면적 확장을 위해 커패시터의 구조를 플래나(planar) 구조에서 적층(stack) 구조로 옮겨가면서 복합 절연막인 ONO(native oxide-nitride-top oxide) 유전막을 반도체 메모리소자에 적용하기 시작하였다. 그러나, ONO를 유전막으로 사용하는 커패시터는 ONO의 박막화를 위해 질화막의 두께를 줄일 경우, 상층 산화막의 산화내압에 의해 신뢰성이 감소하고, 상층 산화막의 두께를 줄일 경우, 누설전류가 증가함로 ONO를 50Å 이하의 두께로 박막화하는데 한계가 있었다. 이러한 한계를 극복하기 위해 커패시터의 유전막으로서 ONO를 대신하여 N0(nitride-oxide)의 구조가 새로이 사용되기 시작하였다. NO의 구조로 이루어진 유전막을 사용하는 디램에서는 상부전극의 패턴과 부하저항의 패턴을 단층구조의 다결정실리콘막으로 형성하므로 형성 완료된 부하저항의 저항값을 당초 원하는 값으로 맞추기가 용이하다.
최근에 들어서는 설계룰(design rule)이 0.15μm 이하인 초고집적 반도체 메모리소자의 제조를 위해 유전막으로서 유전상수가 높은 금속산화물, 예를 들어 산화탄탈륨(Ta2O5)이 기존의 산화물을 대체하는 추세에 있다. Ta2O5
재질의 유전막은 질화막과산화막의 적층구조로 이루어진 유전막에 비하여 누설전류가 크다는 문제점이 있다. 이를 개선하기 위해 종래에는 커패시터의 상부전극으로 질화티타늄(TiN)막과 다결정실리콘막의 적층구조를 사용하여 왔다. 즉, 종래의 디램에서는 도 1에 도시된 바와 같이, 반도체기판(10) 상에 층간절연막(20)이 평탄화되고, 층간절연막(20)의 일부영역 상에 실린더형 커패시터들(30)이 배치되고, 커패시터들(30)의 일측으로부터 정해진 거리를 두고 이격하며 층간절연막(20)의 다른 일부영역 상에 부하저항(40)이 배치된다. 커패시터들(30)의 하부전극들의 패턴이 다결정실리콘막(31)으로 이루어지고, 다결정실리콘막(31)의 표면 상에 Ta2O5와 같은 재질의 유전막(33)의 패턴이 형성되고, 유전막(33)의 패턴 상에 상부전극의 TiN막(35)과 다결정실리콘막(37)의 패턴이 형성된다. 또한 부하저항(40)은 유전막(33)의 패턴 상에 TiN막(35)과 다결정실리콘막(37)의 패턴이 형성된 구조로 이루어진다. 물론, 도면에 도시되지 않았으나 반도체기판(10)에는 메모리소자를 위한 트랜지스터의 게이트영역과 소스/드레인영역들이 형성되고, 소스영역들과 하부전극용 다결정실리콘막(31)의 전기적 연결을 위해 콘택 플러그(21)가 층간절연막(20)에 형성됨은 자명한 사실이다.
이와 같이 구성된 종래의 디램의 경우에서는 유전막(33) 상에 상부전극의 다결정실리콘막(37)을 직접 적층하면 유전막(33)과 다결정실리콘막(37)의 접착성이 떨어지기 때문에 유전막(33) 상에 접착층용 TiN막(35)을 적층하고 그 위에 다결정실리콘막(37)을 적층함으로써 유전막(33)과 다결정실리콘막(37)의 접착성 강화가 가능해진다.
그러나, 부하저항(40)도 상부전극과 마찬가지로 접착층용 TiN막(35)과 함께 그 상부의 다결정실리콘막(37)으로 이루어지는데 TiN막(35)이 낮은 저항율의 금속성 재질이기 때문에 형성 완료한 부하저항(40)의 저항값이 당초 원하는 목표값에 비하여 급격히 감소하는 문제점이 있다. 그래서 이에 대한 해결책이 절실히 요구되고 있는 실정이다.
따라서, 본 발명의 목적은 고유전상수의 유전막을 갖는 커패시터를 형성하면서도 부하저항의 감소를 억제하여 제품의 신뢰성을 향상하도록 한 반도체 메모리소자의 제조방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 메모리소자의 제조방법은
반도체기판의 층간절연막의 일부영역 상에 커패시터의 하부전극을 형성하는 단계;
반도체기판의 층간절연막의 일부 영역 상에 커패시터의 하부전극을 형성하는 단계;
상기 하부전극을 포함한 상기 층간절연막의 전면 상에 고유전상수의 유전막을 적층하는 단계;
상기 유전막의 전면 상에 상부전극으로서 접착층인 금속막과 다결정실리콘막을 순차적으로 적층하는 단계;
상기 다결정실리콘막 상에 원하는 패턴의 제 1, 2 식각마스크를 형성하고 이를 이용하여 상기 다결정실리콘막을 그 하부의 상기 금속막의 일부가 노출될 때까지 선택적으로 식각함으로써 상기 하부전극에 오버랩하는 상부전극용 제 1 다결정실리콘막의 패턴과, 상기 제 1 다결정실리콘막의 패턴으로부터 정해진 거리만큼 이격한 위치에 부하저항용 제 2 다결정실리콘막의 패턴을 형성하는 단계; 그리고
반도체기판의 층간절연막의 일부 영역 상에 커패시터의 하부전극을 형성하는 단계;
상기 하부전극을 포함한 상기 층간절연막의 전면 상에 고유전상수의 유전막을 적층하는 단계;
상기 유전막의 전면 상에 상부전극으로서 접착층인 금속막과 다결정실리콘막을 순차적으로 적층하는 단계;
상기 다결정실리콘막 상에 원하는 패턴의 제 1, 2 식각마스크를 형성하고 이를 이용하여 상기 다결정실리콘막을 그 하부의 상기 금속막의 일부가 노출될 때까지 선택적으로 식각함으로써 상기 하부전극에 오버랩하는 상부전극용 제 1 다결정실리콘막의 패턴과, 상기 제 1 다결정실리콘막의 패턴으로부터 정해진 거리만큼 이격한 위치에 부하저항용 제 2 다결정실리콘막의 패턴을 형성하는 단계; 그리고
상기 금속막의 노출된 부분을 선택적으로 식각하여 상기 유전막의 일부를 노출시키고, 상기 유전막의 노출된 부분을 상기 층간절연막이 노출될 때까지 선택적으로 식각함으로써 제 1, 2 금속막의 패턴을 형성한 후, 상기 부하저항의 저항값 감소를 억제하기 위해 상기 제 1 금속막의 패턴은 상기 제 1 다결정실리콘막의 패턴보다 작고, 상기 제 2 금속막의 패턴은 상기 제 2 다결정 실리콘막의 패턴보다 작은 크기로 형성하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
바람직하게는 상기 금속막의 노출된 부분을 선택적으로 식각하는 단계는 상기 제 1, 2 식각마스크를 이용하여 상기 금속막의 노출된 부분 및 상기 유전막의 노출된 부분을 선택적으로 식각하여 제 1, 2 금속막의 패턴으로 각각 형성할 수 있다.
또한 상기 금속막의 노출된 부분을 선택적으로 식각하는 단계는
상기 제 1, 2 식각마스크를 제거하여 상기 제 1 다결정실리콘의 패턴과 제 2 다결정실리콘의 패턴을 노출시키는 단계; 그리고
상기 제 1, 2 식각마스크를 제거하여 상기 제 1 다결정실리콘의 패턴과 제 2 다결정실리콘의 패턴을 노출시키는 단계; 그리고
상기 제 1 다결정실리콘의 패턴과 제 2 다결정실리콘의 패턴을 식각마스크로 이용하여 상기 금속막의 노출된 부분 및 상기 유전막의 노출된 부분을 선택적으로 식각하여 제 1, 2 금속막의 패턴을 형성하는 단계를 포함할 수 있다.
삭제
따라서, 본 발명은 고유전상수의 유전막 상에 금속막과 다결정실리콘막으로 구성된 부하저항을 형성할 때 다결정실리콘막의 패턴보다 작은 금속막의 패턴을 형성하므로 부하저항의 저항값이 원하는 목표값보다 감소하는 것을 억제할 수 있다. 그 결과, 본 발명은 제품의 신뢰성을 향상할 수 있다.
이하, 본 발명에 의한 반도체 메모리소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 도면에서 종래의 부분과 동일 부분에는 동일 부호를 부여한다.
도 2a 내지 도 2c는 본 발명의 실시예에 의한 반도체 메모리소자의 제조방법을 나타낸 공정도이다.
도 2a를 참조하면, 먼저 반도체기판(10) 상에 층간절연막(20)을 적층한 후 층간절연막(20) 상에 커패시터들의 실린더형 하부전극들을 위한 다결정실리콘막(31)의 패턴을 형성한다. 물론, 설명의 편의상 설명의 이해를 돕기 위해 도면에 도시되지 않았으나 반도체기판(10)에는 메모리소자를 위한 트랜지스터의 게이트영역과 소스/드레인영역들이 형성되고, 소스영역들과 다결정실리콘막들(31)의 전기적 연결을 위해 콘택 플러그(21)가 층간절연막(20)에 형성하여 두는 것을 자명한 사실이다.
이후 스퍼터링공정 또는 MOCVD(metal-organic vapor deposition) 공정을 이용하여 다결정실리콘막(31)을 포함한 층간절연막(20)의 전면 상에 유전상수가 높은 유전막(33), 예를 들어 Ta2O5, Al2O3 또는 BaSrTiO3와 같은 재질의 유전막을 적층한다. 그런 다음 커패시터의 상부전극을 형성하기 위해 스퍼터링공정을 이용하여 접 착층인 금속막, 예를 들어 TiN막(35)을 250Å 정도의 두께로 적층하고 그 위에 화학기상증착공정을 이용하여 다결정실리콘막(37)을 2000Å 정도의 두께로 적층한다.
도 2b를 참조하면, 다결정실리콘막(37)의 적층이 완료되고 나면, 다결정실리콘막(37) 상에 감광막을 코팅하고 상부전극과 부하저항을 형성할 위치에 각각 상부전극과 부하저항의 패턴을 위한 제 1, 2 식각마스크, 예를 들어 감광막(50),(60)의 패턴을 형성한다.
이어서 감광막(50),(60)의 패턴을 마스크로 이용하여 노출된 부분의 다결정실리콘막(37)과 금속막(35)을 그 아래의 유전막(33)이 노출될 때까지 건식식각하여상부전극용 제 1 다결정실리콘막(137)의 패턴과 부하저항용 제 2 다결정실리콘막(237)의 패턴을 동일 사이즈로 형성한다. 여기서, 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴이 각각 제 1 다결정실리콘막(137)의 패턴 및 제 2 다결정실리콘막(237)의 패턴과는 동일한 사이즈를 가지므로 이러한 상태에서는 종래와 마찬가지로 부하저항(40)의 저항값이 원하는 목표값보다 감소한다.
이를 방지하기 위해 감광막(50),(60)의 패턴을 그대로 남겨둔 채 시간적인 지체없이 계속하여 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴을 습식식각함으로써 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴의 양측 단부로부터 중앙부를 향해 측방향으로 일정 길이(L)만큼 제거한다. 따라서, 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴이 각각 제 1 다결정실리콘막(137)의 패턴 및 제 2 다결정실리콘막(237)의 패턴보다 작은 사이즈를 가지므로 종래와는 달리 부하저항(40)의 저항값이 원하는 목표값보다 감소하는 것을 억제할 수 있 다.
도 2c를 참조하면, 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴이 형성되고 나면, 감광막(50),(60)의 패턴을 제거하여 제 1 다결정실리콘막(137)의 패턴 및 제 2 다결정실리콘막(237)의 패턴을 노출시킨다. 따라서, 본 발명의 커패시터(30)와 부하저항(40)이 완성된다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 의한 반도체 메모리소자의 제조방법을 나타낸 공정도이다. 도면에서 도 2a 내지 도 2c의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 3a를 참조하면, 먼저, 반도체기판(10) 상에 층간절연막(20)을 적층한 후 층간절연막(20) 상에 커패시터들(30)의 실린더형 하부전극들을 위한 다결정실리콘막(31)의 패턴을 형성한다. 물론, 설명의 편의상 설명의 이해를 돕기 위해 도면에 도시되지 않았으나 반도체기판(10)에는 메모리소자를 위한 트랜지스터의 게이트영역과 소스/드레인영역들이 형성되고, 소스영역들과 다결정실리콘막극들(31)의 전기적 연결을 위해 콘택 플러그(21)가 층간절연막(20)에 형성하여 두는 것을 자명한 사실이다.
이후 스퍼터링공정 또는 MOCVD(metal-organic vapor deposition) 공정을 이용하여 다결정실리콘막(31)을 포함한 층간절연막(20)의 전면 상에 유전상수가 높은 유전막(33), 예를 들어 Ta2O5, Al2O3 또는 BaSrTiO3와 같은 재질의 유전막을 적층한다. 그런 다음 커패시터의 상부전극을 형성하기 위해 스퍼터링공정을 이용하여 접 착층인 금속막, 예를 들어 TiN막(35)을 250Å 정도의 두께로 적층하고 그 위에 화학기상증착공정을 이용하여 다결정실리콘막(37)을 2000Å 정도의 두께로 적층한다.
다결정실리콘막(37)의 적층이 완료되고 나면, 다결정실리콘막(37) 상에 감광막을 코팅하고 상부전극과 부하저항을 형성할 위치에 각각 상부전극과 부하저항의 패턴을 위한 제 1, 2 식각마스크, 예를 들어 감광막(50),(60)의 패턴을 형성한다. 이어서 감광막(50),(60)의 패턴을 마스크로 이용하여 노출된 부분의 다결정실리콘막(37)을 그 아래의 금속막(35)이 노출될 때까지 건식식각하여 상부전극용 제 1 다결정실리콘막(137)의 패턴과 부하저항용 제 2 다결정실리콘막(237)의 패턴을 함께 형성한다.
도 3b를 참조하면, 제 1 다결정실리콘막(137)의 패턴과 제 2 다결정실리콘막(237)의 패턴이 형성되고 나면, 감광막(50),(60)의 패턴을 제거하여 제 1 다결정실리콘막(137)의 패턴과 제 2 다결정실리콘막(237)의 패턴을 노출시킨다.
도 3c를 참조하면, 제 1 다결정실리콘막(137)의 패턴과 제 2 다결정실리콘막(237)의 패턴이 노출되고 나면, 제 1 다결정실리콘막(137)의 패턴과 제 2 다결정실리콘막(237)의 패턴을 마스크로 이용하여 노출된 부분의 금속막(35) 및 그 아래의 유전막(33)을 층간절연막(20)이 노출될 때까지 습식식각하여 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴을 형성한다. 여기서 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴이 각각 제 1 다결정실리콘막(137)의 패턴 및 제 2 다결정실리콘막(237)의 패턴과는 동일한 사이즈를 가지므로 이러 한 상태에서는 종래와 마찬가지로 부하저항(40)의 저항값이 원하는 목표값보다 감소한다.
이를 방지하기 위해 시간적인 지체없이 계속하여 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴을 식각함으로써 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴의 양측 단부로부터 중앙부를 향해 측방향으로 일정 길이(L)만큼 제거한다. 따라서, 본 발명의 커패시터(30)와 부하저항(40)이 완성된다.
따라서, 제 1 금속막(135)의 패턴과 제 2 금속막(235)의 패턴이 각각 제 1 다결정실리콘막(137)의 패턴 및 제 2 다결정실리콘막(237)의 패턴보다 작은 사이즈를 가지므로 종래와는 달리 부하저항(40)의 저항값이 원하는 목표값보다 감소하는 것을 억제할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 메모리소자의 제조방법은 유전상수가 높은 유전막 상에 접착층인 TiN막과 다결정실리콘막을 순차적으로 적층하고, 상부전극과 부하저항의 패턴을 위한 식각마스크를 이용하여 건식식각공정에 의해 다결정실리콘막을 커패시터의 상부전극 및 부하저항의 패턴으로 형성하고, 상기 식각마스크를 그대로 남겨 두거나 제거한 후 습식식각공정에 의해 커패시터의 상부전극으로서 TiN막의 패턴과 다결정실리콘막의 패턴을 동일 사이즈로 형성하고 아울러 부하저항으로서 TiN막의 패턴과 다결정실리콘막의 패턴을 동일 사이즈로 형성하고, 계속하여 시간적인 지체없이 습식식각공정에 의해 상부전극과 부하저 항용 TiN막의 패턴을 다결정실리콘막의 패턴 보다 작은 사이즈로 형성한다.
따라서, 본 발명은 다결정실리콘막의 패턴보다 그 아래의 TiN막의 패턴을 작게 형성함으로써 부하저항의 감소를 억제하고 나아가 제품의 신뢰성을 향상할 수 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
Claims (3)
- 반도체기판의 층간절연막의 일부 영역 상에 커패시터의 하부전극을 형성하는 단계;상기 하부전극을 포함한 상기 층간절연막의 전면 상에 고유전상수의 유전막을 적층하는 단계;상기 유전막의 전면 상에 상부전극으로서 접착층인 금속막과 다결정실리콘막을 순차적으로 적층하는 단계;상기 다결정실리콘막 상에 원하는 패턴의 제 1, 2 식각마스크를 형성하고 이를 이용하여 상기 다결정실리콘막을 그 하부의 상기 금속막의 일부가 노출될 때까지 선택적으로 식각함으로써 상기 하부전극에 오버랩하는 상부전극용 제 1 다결정실리콘막의 패턴과, 상기 제 1 다결정실리콘막의 패턴으로부터 정해진 거리만큼 이격한 위치에 부하저항용 제 2 다결정실리콘막의 패턴을 형성하는 단계; 그리고상기 금속막의 노출된 부분을 선택적으로 식각하여 상기 유전막의 일부를 노출시키고, 상기 유전막의 노출된 부분을 상기 층간절연막이 노출될 때까지 선택적으로 식각함으로써 제 1, 2 금속막의 패턴을 형성한 후, 상기 부하저항의 저항값 감소를 억제하기 위해 상기 제 1 금속막의 패턴은 상기 제 1 다결정실리콘막의 패턴보다 작고, 상기 제 2 금속막의 패턴은 상기 제 2 다결정 실리콘막의 패턴보다 작은 크기로 형성하는 단계를 포함하는 반도체 메모리소자의 제조방법.
- 제 1 항에 있어서, 상기 금속막의 노출된 부분을 선택적으로 식각하는 단계는 상기 제 1, 2 식각마스크를 이용하여 상기 금속막의 노출된 부분 및 상기 유전막의 노출된 부분을 선택적으로 식각하여 제 1, 2 금속막의 패턴으로 각각 형성하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
- 제 1 항에 있어서, 상기 금속막의 노출된 부분을 선택적으로 식각하는 단계는상기 제 1, 2 식각마스크를 제거하여 상기 제 1 다결정실리콘의 패턴과 제 2 다결정실리콘의 패턴을 노출시키는 단계; 그리고상기 제 1 다결정실리콘의 패턴과 제 2 다결정실리콘의 패턴을 식각마스크로 이용하여 상기 금속막의 노출된 부분 및 상기 유전막의 노출된 부분을 선택적으로 식각하여 제 1, 2 금속막의 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000030301A KR100689667B1 (ko) | 2000-06-02 | 2000-06-02 | 반도체 메모리소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000030301A KR100689667B1 (ko) | 2000-06-02 | 2000-06-02 | 반도체 메모리소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010109725A KR20010109725A (ko) | 2001-12-12 |
KR100689667B1 true KR100689667B1 (ko) | 2007-03-08 |
Family
ID=41622575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000030301A KR100689667B1 (ko) | 2000-06-02 | 2000-06-02 | 반도체 메모리소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100689667B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100533971B1 (ko) | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960032739A (ko) * | 1995-02-16 | 1996-09-17 | 김광호 | 반도체장치의 커패시터 및 그 제조방법 |
KR20000008911A (ko) * | 1998-07-18 | 2000-02-15 | 윤종용 | 반도체소자의 커패시터 제조방법 및 그에 따라 형성된 커패시터 |
-
2000
- 2000-06-02 KR KR1020000030301A patent/KR100689667B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960032739A (ko) * | 1995-02-16 | 1996-09-17 | 김광호 | 반도체장치의 커패시터 및 그 제조방법 |
KR20000008911A (ko) * | 1998-07-18 | 2000-02-15 | 윤종용 | 반도체소자의 커패시터 제조방법 및 그에 따라 형성된 커패시터 |
Also Published As
Publication number | Publication date |
---|---|
KR20010109725A (ko) | 2001-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
KR100199094B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
JP2002353414A (ja) | 誘電体キャパシタおよびその製造方法 | |
US7105417B2 (en) | Method for fabricating capacitor of semiconductor device | |
TW488066B (en) | Capacitor and method for fabricating the same | |
US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
JP5128851B2 (ja) | 半導体装置及びその製造方法 | |
US20030231458A1 (en) | Metal-insulator-metal (MIM) capacitor and method for fabricating the same | |
US20230225103A1 (en) | Dram having isolation layer located between capacitor contact and the bit line structure for preventing short circuit | |
JPH11145387A (ja) | 半導体装置およびその製造方法 | |
JPH10209394A (ja) | 半導体記憶装置およびその製造方法 | |
KR100689667B1 (ko) | 반도체 메모리소자의 제조방법 | |
US7977184B2 (en) | Method for fabricating MIM structure capacitor | |
JPH09232542A (ja) | 半導体装置およびその製造方法 | |
JP2620529B2 (ja) | ディーラム キャパシター製造方法 | |
KR100624326B1 (ko) | 반도체장치의 커패시터 제조방법 | |
JPH08236726A (ja) | 重なる導電体の間での短絡をなくすための方法および構造 | |
KR100688491B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
JP6542428B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
KR0148503B1 (ko) | 반도체 장치의 캐패시터와 그 제조방법 | |
KR0176162B1 (ko) | 반도체 메모리 소자 및 그 저항층 형성방법 | |
KR100455728B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
KR100557956B1 (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100216 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |