TWI737258B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI737258B
TWI737258B TW109112408A TW109112408A TWI737258B TW I737258 B TWI737258 B TW I737258B TW 109112408 A TW109112408 A TW 109112408A TW 109112408 A TW109112408 A TW 109112408A TW I737258 B TWI737258 B TW I737258B
Authority
TW
Taiwan
Prior art keywords
electrode
capacitor
pads
material layer
forming
Prior art date
Application number
TW109112408A
Other languages
English (en)
Other versions
TW202139473A (zh
Inventor
林曉珮
李世平
韓承佐
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW109112408A priority Critical patent/TWI737258B/zh
Priority to US16/877,502 priority patent/US11264322B2/en
Application granted granted Critical
Publication of TWI737258B publication Critical patent/TWI737258B/zh
Publication of TW202139473A publication Critical patent/TW202139473A/zh
Priority to US17/573,609 priority patent/US11688683B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體結構及其製造方法。所述半導體結構包括基底、半導體元件、內連線結構、電容器以及多個接墊。所述半導體元件設置於所述基底處。所述內連線結構設置於所述基底上且與所述半導體元件電性連接。所述電容器設置於所述內連線結構上且與所述內連線結構電性連接。所述電容器包括第一電極、覆蓋所述第一電極的頂面與側壁的第二電極以及設置於所述第一電極與所述第二電極之間的絕緣層。所述多個接墊設置於所述內連線結構上且與所述內連線結構電性連接，其中所述多個接墊中的至少一者與所述電容器電性連接。

Description

半導體結構及其製造方法
本發明是有關於一種半導體結構及其製造方法。
在現今半導體產業中，電容器為相當重要的基本元件。舉例來說，金屬-絕緣體-金屬電容器(MIM電容器)為一種常見的電容器結構，其設計為在作為電極的金屬層之間設置介電層，使得相鄰的金屬層與位於其間的介電層可形成一個電容器單元。
一般來說，電容器與其他半導體元件(例如金屬氧化物半導體(MOS)電晶體、記憶體裝置等)會設置於基底上，如此一來將導致佈局面積無法減小。此外，電容器可設置於其他半導體元件上方，而後續的內連線結構在設置於電容器與其他半導體元件上方。如此一來，可有效地縮小佈局面積。然而，此方式將導致半導體裝置的厚度增加。
本發明提供一種半導體結構，其中電容器的上電極覆蓋下電極的頂面與部分側壁。
發明提供一種半導體結構的製造方法，其中電容器的上電極覆蓋下電極的頂面與部分側壁。
本發明的半導體結構包括基底、半導體元件、內連線結構、電容器以及多個接墊。所述半導體元件設置於所述基底處。所述內連線結構設置於所述基底上且與所述半導體元件電性連接。所述電容器設置於所述內連線結構上且與所述內連線結構電性連接。所述電容器包括第一電極、覆蓋所述第一電極的頂面與部分側壁的第二電極以及設置於所述第一電極與所述第二電極之間的絕緣層。所述多個接墊設置於所述內連線結構上且與所述內連線結構電性連接，其中所述多個接墊中的至少一者與所述電容器電性連接。
在本發明的半導體結構的一實施例中，更包括連接所述電容器與所述多個接墊中的所述至少一者的導電層。
在本發明的半導體結構的一實施例中，所述多個接墊中的所述至少一者延伸至所述電容器的頂面與側壁上。
在本發明的半導體結構的一實施例中，所述多個接墊中的所述至少一者延伸至所述電容器的側壁上。
在本發明的半導體結構的一實施例中，更包括設置於所述絕緣層與所述第一電極之間的阻障層。
本發明的半導體結構的製造方法包括以下步驟：於基底處形成半導體元件；於基底上形成內連線結構，其中所述基底上形成有半導體元件，且所述內連線結構與所述半導體元件電性連接；於所述內連線結構上形成電容器與多個接墊。所述電容器設置於所述內連線結構上且與所述內連線結構電性連接。所述電容器包括第一電極、第二電極以及設置於所述第一電極與所述第二電極之間的絕緣層。所述第二電極覆蓋所述第一電極的頂面與部分側壁。所述電容器以及所述多個接墊分別與所述內連線結構電性連接，且所述多個接墊中的至少一者與所述電容器電性連接。
在本發明的半導體結構的製造方法的一實施例中，所述電容器的形成方法包括以下步驟：於所述內連線結構上形成第一電極；於所述內連線結構上依序形成絕緣材料層與導電材料層，其中所述絕緣材料層與所述第一導電材料層覆蓋所述第一電極的頂面與側壁；以及將所述絕緣材料層與所述第一導電材料層圖案化，以形成所述絕緣層與所述第二電極。
在本發明的半導體結構的製造方法的一實施例中，在形成所述第一電極之後，更包括於所述第一電極的頂面與側壁上形成阻障層。
在本發明的半導體結構的製造方法的一實施例中，所述多個接墊的形成方法包括以下步驟：在形成所述電容器之後，於所述內連線結構上形成第二導電材料層，其中所述第二導電材料層覆蓋所述電容器的頂面與側壁；進行平坦化製程，移除部分所 述第二導電材料層，直到暴露出所述電容器的頂面；將剩餘的所述所述第二導電材料層圖案化，以形成所述多個接墊，其中所述多個接墊與所述電容器分隔開；以及於所述電容器與所述多個接墊中的所述至少一者上形成導電層，以連接所述電容器與所述多個接墊中的所述至少一者。
在本發明的半導體結構的製造方法的一實施例中，所述多個接墊的形成方法包括以下步驟：在形成所述電容器之後，於所述內連線結構上形成第二導電材料層，其中所述第二導電材料層覆蓋所述電容器的頂面與側壁；以及將所述第二導電材料層圖案化，以形成所述多個接墊，其中所述多個接墊的所述至少一者延伸至所述電容器的頂面與側壁上，且所述多個接墊的其餘者與所述電容器分隔開。
在本發明的半導體結構的製造方法的一實施例中，所述多個接墊的形成方法包括以下步驟：在形成所述電容器之後，於所述內連線結構上形成第二導電材料層，其中所述第二導電材料層覆蓋所述電容器的頂面與側壁；進行平坦化製程，移除部分所述第二導電材料層，直到暴露出所述電容器的頂面；以及將剩餘的所述所述第二導電材料層圖案化，以形成所述多個接墊，其中所述多個接墊的所述至少一者延伸至所述電容器的側壁上，且所述多個接墊的其餘者與所述電容器分隔開。
本發明的半導體結構包括基底、半導體元件、內連線結構、電容器以及多個接墊。所述半導體元件設置於所述基底處。 所述內連線結構設置於所述基底上且與所述半導體元件電性連接。所述電容器設置於所述內連線結構上且與所述內連線結構電性連接。所述電容器包括第一電極、設置於所述第一電極上的第二電極以及設置於所述第一電極與所述第二電極之間的絕緣層。所述多個接墊設置於所述內連線結構上且與所述內連線結構電性連接。所述多個接墊與所述第一電極分隔開，且所述第二電極延伸至所述多個接墊中的至少一者上。
在本發明的半導體結構的一實施例中，所述第二電極至少覆蓋所述多個接墊中的所述至少一者的頂面的一部分。
在本發明的半導體結構的一實施例中，更包括設置於所述接墊與所述電容器之間以及相鄰的所述接墊之間的隔離結構。
本發明的半導體結構的製造方法包括以下步驟：於基底處形成半導體元件；於所述基底上形成內連線結構，其中所述基底上形成有半導體元件，且所述內連線結構與所述半導體元件電性連接；以及於所述內連線結構上形成電容器與多個接墊。所述電容器設置於所述內連線結構上且與所述內連線結構電性連接。所述電容器包括第一電極、設置於所述第一電極上的第二電極以及設置於所述第一電極與所述第二電極之間的絕緣層。所述電容器以及所述多個接墊分別與所述內連線結構電性連接，所述多個接墊與所述第一電極分隔開，且所述第二電極延伸至所述多個接墊中的至少一者上。
在本發明的半導體結構的製造方法的一實施例中，所述 電容器與所述多個接墊的形成方法包括以下步驟：於所述內連線結構上形成於所述內連線結構上形成導電層；將所述導電層圖案化，以形成所述第一電極與所述多個接墊；於所述第一電極與所述多個接墊上形成絕緣材料層；移除所述多個接墊上的所述絕緣材料層；以及於所述第一電極上的所述絕緣材料層與所述多個接墊中的所述至少一者上形成所述第二電極。
在本發明的半導體結構的製造方法的一實施例中，在形成所述第一電極與所述多個接墊之後以及在形成絕緣材料層之前，更包括在所述接墊與所述第一電極之間以及相鄰的所述接墊之間形成隔離結構。
在本發明的半導體結構的製造方法的一實施例中，所述第二電極至少覆蓋所述多個接墊中的所述至少一者的頂面的一部分。
基於上述，在本發明中，電容器的上電極覆蓋下電極的頂面與部分側壁，因此可增加上電極與下電極之間的覆蓋率，進而可提高電容器的電容量。此外，在本發明中，利用半導體裝置中最上層的金屬層來作為電容器的下電極與接墊，因此可有效地減少半導體裝置的厚度以及佈局面積，進而可縮小半導體裝置的尺寸。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30、40:半導體結構
100:基底
101:內連線結構
102:介電層
103:半導體元件
104:線路層
106:接觸窗
110、120、206:導電層
110a、200a:第一電極
112:阻障層
114、204:絕緣材料層
114a、204a:絕緣層
116、118:導電材料層
116a:第二電極
117、208:電容器
118a、118b、118c、200b:接墊
202:隔離材料層
202a:隔離結構
圖1A至圖1D為依照本發明第一實施例的半導體結構的製造流程剖面示意圖。
圖2A至圖2B為依照本發明第二實施例的半導體結構的製造流程剖面示意圖。
圖3A至圖3B為依照本發明第三實施例的半導體結構的製造流程剖面示意圖。
圖4A至圖4C為依照本發明第四實施例的半導體結構的製造流程剖面示意圖。
下文列舉實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，在下述說明中相同的元件將以相同的符號標示來說明。
關於文中所提到「包含」、「包括」、「具有」等的用語均為開放性的用語，也就是指「包含但不限於」。
此外，文中所提到「上」、「下」等的方向性用語，僅是用以參考圖式的方向，並非用以限制本發明。
當以「第一」、「第二」等的用語來說明元件時，僅用於將這些元件彼此區分，並不限制這些元件的順序或重要性。因此， 在一些情況下，第一元件亦可稱作第二元件，第二元件亦可稱作第一元件，且此不偏離申請專利範圍的範疇。
圖1A至圖1D為依照本發明第一實施例的半導體結構的製造流程剖面示意圖。
首先，參照圖1A，提供基底100。基底100例如為矽基底。接著，於基底100上形成半導體元件103。在本實施例中，不對半導體元件103的類型作限定。此外，在本實施例中，半導體元件103形成於基底100上，而在另一實施例中，半導體元件103也可形成於基底100中。舉例來說，半導體元件103可以是金屬氧化物半導體電晶體、記憶體裝置、摻雜區等。在圖1A中，為了清楚表示，僅繪示出一個半導體元件，但本發明不對半導體元件103的數量作限制。
接著，於基底100上形成內連線結構101。如本領域技術人員所熟知，內連線結構101用以傳導施加至半導體裝置的電訊號。內連線結構101包括設置於介電層中的多層線路層與多個接觸窗，這些接觸窗用以連接這些線路層、連接最下層的線路層與半導體元件103以及連接最上層的線路層與設置於內連線結構101上的接墊。在本實施例中，內連線結構101包括介電層102、線路層104與接觸窗106。最下層的線路層104通過最下層的接觸窗106而與半導體元件103連接。此外，在圖1A中，為了清楚表示，僅繪示出2層線路層104，但本發明不對線路層104的數量作限制。
然後，於內連線結構101結構上(介電層102的表面上)形成導電層110。導電層110例如為鋁層或由鈦層/氮化鈦層/鋁層/氮化鈦層/鈦層所構成的複合層，本發明不對此作限定。在本實施例中，導電層110用以形成設置於內連線結構101上的電容器的下電極。一般來說，導電層110可視為半導體裝置中最上層的金屬層。
接著，參照圖1B，將導電層110圖案化，以形成電容器的第一電極110a(下電極)。第一電極110a通過最上層的接觸窗106而與內連線結構101電性連接。此外，在形成第一電極110a之後，可於第一電極110a的頂面與側壁上形成阻障層112。阻障層112例如為由鈦層/氮化鈦層所構成的複合層。視實際需求，在其他實施例中，可省略形成阻障層112。然後，於內連線結構101結構上依序形成絕緣材料層114與導電材料層116。絕緣材料層114例如為高介電常數材料層。導電材料層116可為一般用以作為電容器的上電極的材料層，本發明不對此作限定。
然後，請參照圖1C，將絕緣材料層114與導電材料層116圖案化，以形成絕緣層114a與第二電極116a(上電極)。如此一來，形成了由第一電極110a、阻障層112、絕緣層114a與第二電極116a構成的電容器117。在本實施例中，在圖案化的過程中，用以定義出絕緣層114a與第二電極116a的罩幕層(例如光阻層，未繪示)覆蓋了第一電極110a的側壁上的絕緣材料層114與導電材料層116，因此所形成的絕緣層114a與第二電極116a皆可覆蓋 第一電極110a的側壁。也就是說，在所形成的電容器117中，第二電極116a覆蓋了第一電極110a的頂面與部分側壁，因此可增加第二電極116a與第一電極110a之間的覆蓋率，進而可提高電容器117的電容量。
在形成電容器117之後，於內連線結構101上形成導電材料層118。導電材料層118覆蓋電容器117的頂面與側壁。導電材料層118例如為鋁層，本發明不對此作限定。導電材料層118用以形成設置於內連線結構101上的接墊。因此，導電材料層118與第一電極110a可同時視為半導體裝置中最上層的金屬層。
接著，參照圖1D，進行平坦化製程，移除部分導電材料層118，直到暴露出電容器117的頂面(第二電極116a的頂面)。上述平坦化製程例如為化學機械研磨(CMP)製程。然後，將剩餘的導電材料層118圖案化，以形成與電容器117分隔開的接墊118a，且接墊118a通過最上層的接觸窗106而與內連線結構101電性連接。之後，於電容器117與鄰近電容器117的至少一個接墊118a上形成導電層120，以使得電容器117通過導電層120而與接墊118a電性連接。導電層120例如為由鈦層/氮化鈦層所構成的複合層，但本發明不限於此。如此一來，完成了本實施例的半導體結構10。
上述形成連接電容器117與接墊118a的導電層120的方法例如是先於內連線結構101上共形地形成導電材料層，然後將導電材料層圖案化，移除部分的導電材料層而使電容器117能夠 通過導電層120而與所需的接墊118a連接，且不與其餘的接墊118a連接。在本實施例中，僅位於電容器117的一側的接墊通過導電層120而與電容器117連接，但本發明不限於此。在其他實施例中，位於電容器117的二側的接墊皆可通過導電層120而與電容器117連接。
之後，可進行其他後續的製程。舉例來說，形成覆蓋電容器117與接墊118a的介電層，於介電層中形成暴露出接墊118a的開口，以及於開口中形成與接墊118a連接的連接構件(例如銲球等)。由於電容器117通過導電層120而與接墊118a連接，因此通過連接構件所傳遞的電訊號可同時傳送至電容器117與接墊118a。
在本實施例中，由於利用半導體裝置中最上層的金屬層來作為電容器117的下電極(第一電極110a)與接墊118a，因此可有效地減少半導體裝置的厚度以及佈局面積，進而可縮小半導體裝置的尺寸。
圖2A至圖2B為依照本發明第二實施例的半導體結構的製造流程剖面示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且將不對其另行說明。
首先，參照圖2A，進行如圖1A至圖1C所述的步驟。在本實施例中，在形成導電材料層118之後，不進行平坦化製程。
之後，參照圖2B，將導電材料層118圖案化，以形成與電容器117分隔開的接墊118a以及與電容器117連接的接墊 118b。接墊118a通過最上層的接觸窗106而與內連線結構101電性連接。此外，接墊118b通過最上層的接觸窗106而與內連線結構101電性連接，且延伸至電容器117的頂面與側壁上。如此一來，完成了本實施例的半導體結構20。
在本實施例中，僅位於電容器117的一側的接墊與電容器117連接，但本發明不限於此。在其他實施例中，位於電容器117的二側的接墊皆可與電容器117連接。
在本實施例中，由於利用半導體裝置中最上層的金屬層來作為電容器117的下電極(第一電極110a)與接墊118a、118b，因此可有效地減少半導體裝置的厚度以及佈局面積，進而可縮小半導體裝置的尺寸。
圖3A至圖3B為依照本發明第三實施例的半導體結構的製造流程剖面示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且將不對其另行說明。
首先，參照圖3A，進行如圖1A至圖1C所述的步驟。在本實施例中，在形成導電材料層118之後，移除部分導電材料層118，直到暴露出電容器117的頂面(第二電極116a的頂面)。
之後，參照圖3B，將剩餘的導電材料層118圖案化，以形成與電容器117分隔開的接墊118a以及與電容器117連接的接墊118c。接墊118a通過最上層的接觸窗106而與內連線結構101電性連接。此外，接墊118c通過最上層的接觸窗106而與內連線結構101電性連接，且延伸至電容器117的側壁上。如此一來， 完成了本實施例的半導體結構30。
在本實施例中，僅位於電容器117的一側的接墊與電容器117連接，但本發明不限於此。在其他實施例中，位於電容器117的二側的接墊皆可與電容器117連接。
在本實施例中，由於利用半導體裝置中最上層的金屬層來作為電容器117的下電極(第一電極110a)與接墊118a、118c，因此可有效地減少半導體裝置的厚度以及佈局面積，進而可縮小半導體裝置的尺寸。
圖4A至圖4C為依照本發明第四實施例的半導體結構的製造流程剖面示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且將不對其另行說明。
首先，參照圖4A，進行如圖1A所述的步驟。接著，將導電層110圖案化，以形成電容器的第一電極200a(下電極)以及與第一電極200a分隔開的接墊200b。第一電極200a通過最上層的接觸窗106而與內連線結構101電性連接，且接墊200b通過最上層的接觸窗106而與內連線結構101電性連接。類似於第一實施例，在形成第一電極200a與接墊200b之後，可於第一電極200a與接墊200b的頂面與側壁上形成阻障層(在本實施例中未形成)。然後，於內連線結構101上形成隔離材料層202。隔離材料層202覆蓋第一電極200a與接墊200b。
然後，參照圖4B，移除第一電極200a與接墊200b上的隔離材料層202，以暴露出第一電極200a的頂面與接墊200b的頂 面，且於第一電極200a與接墊200b之間以及相鄰的接墊200b之間形成隔離結構202a。移除第一電極200a與接墊200b上的隔離材料層202的方法例如是先於隔離材料層202上形成暴露出第一電極200a與接墊200b上方的區域的罩幕層(例如光阻層)，然後進行蝕刻製程以移除被暴露出的隔離材料層202，之後再移除罩幕層。在本實施例中，上述的罩幕層完全覆蓋第一電極200a與接墊200b之間的區域以及相鄰的接墊200b之間的區域，且未覆蓋第一電極200a與接墊200b上方的區域，但本發明不限於此。在其他實施例中，罩幕層可僅覆蓋第一電極200a與接墊200b之間的區域的一部分以及相鄰的接墊200b之間的區域的一部分，因此所形成的隔離結構的寬度會小於隔離結構202a的寬度，亦即所形成的隔離結構不會與第一電極200a以及接墊200b接觸。或者，在其他實施例中，罩幕層除了完全覆蓋第一電極200a與接墊200b之間的區域以及相鄰的接墊200b之間的區域，還會覆蓋第一電極200a與接墊200b上方的區域的一部分，因此所形成的隔離結構的寬度會大於隔離結構202a的寬度，亦即所形成的隔離結構會覆蓋第一電極200a的部分頂面與接墊200b的部分頂面。
接著，於第一電極200a的頂面與接墊200b的頂面上形成絕緣材料層204。絕緣材料層204例如為高介電常數材料層。
之後，參照圖4C，移除接墊200b上的絕緣材料層204，以於第一電極200a上形成絕緣層204a。移除接墊200b上的絕緣材料層204的方法例如是先於第一電極200a上的絕緣材料層204 上形成罩幕層(例如光阻層)，然後進行蝕刻製程以移除被暴露出的絕緣材料層204之後再移除罩幕層。接著，於第一電極200a、鄰近的接墊200b以及二者之間的隔離結構202a上形成導電層206。第一電極200a上的導電層206作為電容器的第二電極(上電極)。也就是說，在本實施例中，第一電極200a、絕緣層204a與導電層206構成電容器208，且電容器208的上電極延伸至鄰近的接墊200b上，以至少覆蓋其頂面的一部分。如此一來，完成了本實施例的半導體結構40。
之後，可進行其他後續的製程。舉例來說，形成覆蓋電容器208與接墊200b的介電層，於介電層中形成暴露出接墊200b的開口，以及於開口中形成與接墊200b連接的連接構件(例如銲球等)。由於電容器208通過上電極而與接墊200b連接，因此通過連接構件所傳遞的電訊號可同時傳送至電容器208與接墊200b。
在本實施例中，電容器208的上電極僅覆蓋一側的接墊，但本發明不限於此。在其他實施例中，電容器208的上電極可覆蓋二側的接墊。
在本實施例中，由於利用半導體裝置中最上層的金屬層來作為電容器208的下電極(第一電極200a)與接墊200b，因此可有效地減少半導體裝置的厚度以及佈局面積，進而可縮小半導體裝置的尺寸。
然本發明已以實施例揭露如上，然其並非用以限定本發 明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體結構
100:基底
101:內連線結構
102:介電層
103:半導體元件
104:線路層
106:接觸窗
110a:第一電極
112:阻障層
114a:絕緣層
116a:第二電極
117:電容器
118a:接墊
120:導電層

Claims (18)

  1. 一種半導體結構，包括：基底；半導體元件，設置於所述基底處；內連線結構，設置於所述基底上且與所述半導體元件電性連接；電容器，設置於所述內連線結構上且與所述內連線結構電性連接，包括：第一電極；第二電極，覆蓋所述第一電極的頂面與部分側壁；以及絕緣層，設置於所述第一電極與所述第二電極之間；以及多個接墊，設置於所述內連線結構上且與所述內連線結構電性連接，其中所述多個接墊中的至少一者與所述電容器電性連接。
  2. 如請求項1所述的半導體結構，更包括導電層，連接所述電容器與所述多個接墊中的所述至少一者。
  3. 如請求項1所述的半導體結構，其中所述多個接墊中的所述至少一者延伸至所述電容器的頂面與側壁上。
  4. 如請求項1所述的半導體結構，其中所述多個接墊中的所述至少一者延伸至所述電容器的側壁上。
  5. 如請求項1所述的半導體結構，其中更包括阻障層，設置於所述絕緣層與所述第一電極之間。
  6. 一種半導體結構的製造方法，包括：於基底處形成半導體元件；於基底上形成內連線結構，其中所述基底上形成有半導體元件，且所述內連線結構與所述半導體元件電性連接；以及於所述內連線結構上形成電容器與多個接墊，其中所述電容器包括：第一電極；第二電極，覆蓋所述第一電極的頂面與部分側壁；以及絕緣層，設置於所述第一電極與所述第二電極之間，且其中所述電容器以及所述多個接墊分別與所述內連線結構電性連接，且所述多個接墊中的至少一者與所述電容器電性連接。
  7. 如請求項6所述的半導體結構的製造方法，其中所述電容器的形成方法包括：於所述內連線結構上形成第一電極；於所述內連線結構上依序形成絕緣材料層與導電材料層，其中所述絕緣材料層與所述第一導電材料層覆蓋所述第一電極的頂面與側壁；以及將所述絕緣材料層與所述第一導電材料層圖案化，以形成所述絕緣層與所述第二電極。
  8. 如請求項7所述的半導體結構的製造方法，其中在形成所述第一電極之後，更包括於所述第一電極的頂面與側壁上形成阻障層。
  9. 如請求項6所述的半導體結構的製造方法，其中所述多個接墊的形成方法包括：在形成所述電容器之後，於所述內連線結構上形成第二導電材料層，其中所述第二導電材料層覆蓋所述電容器的頂面與側壁；進行平坦化製程，移除部分所述第二導電材料層，直到暴露出所述電容器的頂面；將剩餘的所述所述第二導電材料層圖案化，以形成所述多個接墊，其中所述多個接墊與所述電容器分隔開；以及於所述電容器與所述多個接墊中的所述至少一者上形成導電層，以連接所述電容器與所述多個接墊中的所述至少一者。
  10. 如請求項6所述的半導體結構的製造方法，其中所述所述多個接墊的形成方法包括：在形成所述電容器之後，於所述內連線結構上形成第二導電材料層，其中所述第二導電材料層覆蓋所述電容器的頂面與側壁；以及將所述第二導電材料層圖案化，以形成所述多個接墊，其中所述多個接墊的所述至少一者延伸至所述電容器的頂面與側壁上，且所述多個接墊的其餘者與所述電容器分隔開。
  11. 如請求項6所述的半導體結構的製造方法，其中所述多個接墊的形成方法包括：在形成所述電容器之後，於所述內連線結構上形成第二導電材料層，其中所述第二導電材料層覆蓋所述電容器的頂面與側壁； 進行平坦化製程，移除部分所述第二導電材料層，直到暴露出所述電容器的頂面；以及將剩餘的所述所述第二導電材料層圖案化，以形成所述多個接墊，其中所述多個接墊的所述至少一者延伸至所述電容器的側壁上，且所述多個接墊的其餘者與所述電容器分隔開。
  12. 一種半導體結構，包括：基底；半導體元件，設置於所述基底處；內連線結構，設置於所述基底上且與所述半導體元件電性連接；電容器，設置於所述內連線結構上且與所述內連線結構電性連接，包括：第一電極；第二電極，設置於所述第一電極上；以及絕緣層，設置於所述第一電極與所述第二電極之間；以及多個接墊，設置於所述內連線結構上且與所述內連線結構電性連接，其中所述多個接墊與所述第一電極分隔開，且所述第二電極延伸至所述多個接墊中的至少一者上。
  13. 如請求項12所述的半導體結構，其中所述第二電極至少覆蓋所述多個接墊中的所述至少一者的頂面的一部分。
  14. 如請求項12所述的半導體結構，更包括隔離結構，設置於所述接墊與所述電容器之間以及相鄰的所述接墊之間。
  15. 一種半導體結構的製造方法，包括：於基底處形成半導體元件；於所述基底上形成內連線結構，其中所述基底上形成有半導體元件，且所述內連線結構與所述半導體元件電性連接；以及於所述內連線結構上形成電容器與多個接墊，其中所述電容器包括：第一電極；第二電極，設置於所述第一電極上；以及絕緣層，設置於所述第一電極與所述第二電極之間，其中所述電容器以及所述多個接墊分別與所述內連線結構電性連接，所述多個接墊與所述第一電極分隔開，且所述第二電極延伸至所述多個接墊中的至少一者上。
  16. 如請求項15所述的半導體結構的製造方法，其中所述電容器與所述多個接墊的形成方法包括：於所述內連線結構上形成導電層；將所述導電層圖案化，以形成第一電極與所述多個接墊；於所述第一電極與所述多個接墊上形成絕緣材料層；移除所述多個接墊上的所述絕緣材料層；以及於所述第一電極上的所述絕緣材料層與所述多個接墊中的所述至少一者上形成所述第二電極。
  17. 如請求項16所述的半導體結構的製造方法，其中在形成所述第一電極與所述多個接墊之後以及在形成絕緣材料層之前，更包括在所述接墊與所述第一電極之間以及相鄰的所述接墊之間形成隔離結構。
  18. 如請求項15所述的半導體結構的製造方法，其中所述第二電極至少覆蓋所述多個接墊中的所述至少一者的頂面的一部分。
TW109112408A 2020-04-13 2020-04-13 半導體結構及其製造方法 TWI737258B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109112408A TWI737258B (zh) 2020-04-13 2020-04-13 半導體結構及其製造方法
US16/877,502 US11264322B2 (en) 2020-04-13 2020-05-19 Semiconductor structure and manufacturing method thereof
US17/573,609 US11688683B2 (en) 2020-04-13 2022-01-11 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112408A TWI737258B (zh) 2020-04-13 2020-04-13 半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI737258B true TWI737258B (zh) 2021-08-21
TW202139473A TW202139473A (zh) 2021-10-16

Family

ID=78005781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112408A TWI737258B (zh) 2020-04-13 2020-04-13 半導體結構及其製造方法

Country Status (2)

Country Link
US (2) US11264322B2 (zh)
TW (1) TWI737258B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737258B (zh) * 2020-04-13 2021-08-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201721883A (zh) * 2015-12-10 2017-06-16 聯華電子股份有限公司 電容及其製作方法
TW201826548A (zh) * 2017-01-03 2018-07-16 美商美光科技公司 高電容值金屬絕緣金屬電容

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682970B1 (en) * 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
JP2008251763A (ja) * 2007-03-30 2008-10-16 Elpida Memory Inc 半導体装置及びその製造方法
US9324780B2 (en) 2013-11-01 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure including redistribution layer
TWI737258B (zh) * 2020-04-13 2021-08-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201721883A (zh) * 2015-12-10 2017-06-16 聯華電子股份有限公司 電容及其製作方法
TW201826548A (zh) * 2017-01-03 2018-07-16 美商美光科技公司 高電容值金屬絕緣金屬電容

Also Published As

Publication number Publication date
TW202139473A (zh) 2021-10-16
US11688683B2 (en) 2023-06-27
US20220139825A1 (en) 2022-05-05
US11264322B2 (en) 2022-03-01
US20210320062A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
US7242094B2 (en) Semiconductor device having capacitor formed in multilayer wiring structure
KR100729360B1 (ko) 반도체 장치의 커패시터 구조체 및 그 제조 방법
KR100624906B1 (ko) 반도체 소자의 병렬 커패시터
JP2009099991A (ja) 半導体素子のスタックキャパシタ及びその形成方法
JP2001044294A5 (zh)
JP2001196565A (ja) 半導体装置の製造方法
JP4785623B2 (ja) 半導体装置及びその製造方法
JPH1187645A (ja) 半導体装置およびその製造方法
TWI737258B (zh) 半導體結構及其製造方法
US20100032740A1 (en) Semiconductor device and method of manufacturing the same
US5637526A (en) Method of making a capacitor in a semiconductor device
JP2004200640A (ja) 半導体装置及びその製造方法
KR100641983B1 (ko) 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법
KR20070075017A (ko) 엠아이엠 커패시터를 구비하는 반도체 소자 및 그 제조방법
KR100590978B1 (ko) 반도체장치 및 그 제조방법
KR101159112B1 (ko) 가변 용량 캐패시터 및 그 제조방법
KR20200098745A (ko) 반도체 소자
KR101044612B1 (ko) 반도체 소자의 제조 방법
KR100734144B1 (ko) Ｍｉｍ 커패시터 형성 방법
JP5566003B2 (ja) 半導体装置およびその製造方法
KR100591171B1 (ko) 금속 절연체 금속 캐패시터 및 그 제조 방법
TW201535652A (zh) 具有被動元件的晶片堆疊中介結構及其製造方法
KR100368976B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100499395B1 (ko) 반도체 장치의 캐패시터 구조 및 그 제조방법
KR101100755B1 (ko) 아날로그 회로의 캐패시터 및 그의 제조 방법