JP5566003B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5566003B2 JP5566003B2 JP2007291337A JP2007291337A JP5566003B2 JP 5566003 B2 JP5566003 B2 JP 5566003B2 JP 2007291337 A JP2007291337 A JP 2007291337A JP 2007291337 A JP2007291337 A JP 2007291337A JP 5566003 B2 JP5566003 B2 JP 5566003B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- electrode
- forming
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims description 207
- 239000002184 metal Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 238000002955 isolation Methods 0.000 claims description 44
- 239000011229 interlayer Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
12 素子分離絶縁膜
14、15 拡散領域
18 ゲート絶縁膜
22 導電層
24 ゲート電極
30 層間絶縁膜
32 開口部
34、36、38 コンタクトホール
40 金属層
42 下層電極
44、46、48 プラグ金属
49 誘電体層
50 金属層
52 上層電極
60 第2積層
62 第1層
64 第3層
66 第2層
70 第1積層
72 浮遊ゲート電極
74 分離絶縁膜
76 制御ゲート電極
Claims (12)
- 半導体基板に設けられた素子分離絶縁膜と、
前記素子分離絶縁膜上に設けられた導電層と、
前記導電層を覆うように設けられた層間絶縁膜と、
前記層間絶縁膜内であって前記導電層上に接触して設けられた金属からなる下層電極と、
前記層間絶縁膜内であって前記下層電極上に設けられた誘電体層と、
前記層間絶縁膜内であって前記誘電体層上に設けられた金属からなる上層電極と、を具備し、
前記半導体基板に形成され、ゲート電極を有するトランジスタを具備し、
前記導電層は、前記ゲート電極と同じ材料からなり、
前記層間絶縁膜を貫通し、前記トランジスタに接続するプラグ電極を具備し、
前記下層電極は、前記プラグ電極と同じ材料からなり、
前記半導体基板に形成され、制御ゲート電極、分離絶縁膜および浮遊ゲート電極からなる積層を有するトランジスタを具備し、
前記導電層は、浮遊ゲート電極と同じ材料からなる第1層、および制御ゲート電極と同じ材料からなる第2層を含むことを特徴とする半導体装置。 - 前記第1層と前記第2層との間に、前記分離絶縁膜と同じ材料からなる第3層を有することを特徴とする請求項1記載の半導体装置。
- 前記第2層に接続するプラグ金属を具備し、
前記第2層は前記第1層上に直接設けられ、前記下層電極は前記第2層上に設けられていることを特徴とする請求項1記載の半導体装置。 - 前記半導体基板に形成され、制御ゲート電極、分離絶縁膜および浮遊ゲート電極からなる積層を有するトランジスタを具備し、
前記導電層は、制御ゲート電極と同じ材料からなることを特徴とする請求項1記載の半導体装置。 - 前記上層電極と前記層間絶縁膜とは上面が平坦であることを特徴とする請求項1から4のいずれか一項記載の半導体装置。
- 半導体基板に素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜上に導電層を形成する工程と、
前記導電層を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の前記導電層上に開口部を形成する工程と、
前記開口部内の前記導電層上に接触して金属からなる下層電極を形成する工程と、
前記開口部内の前記下層電極上に誘電体層を形成する工程と、
前記開口部内の前記誘電体層上に金属からなる上層電極を形成する工程と、を有し、
前記半導体基板上にトランジスタのゲート電極を形成する工程を有し、
前記導電層は、前記ゲート電極と同じ材料からなり、
前記層間絶縁膜を貫通し、前記トランジスタに接続するプラグ電極を形成する工程を有し、
前記下層電極は、前記プラグ電極と同じ材料からなり、
前記半導体基板に、制御ゲート電極、分離絶縁膜および浮遊ゲート電極からなる積層を有するトランジスタを形成する工程を有し、
前記導電層は、浮遊ゲート電極と同じ材料からなる第1層、および制御ゲート電極と同じ材料からなる第2層を含むことを特徴とする半導体装置の製造方法。 - 前記導電層を形成する工程は、前記半導体基板上にトランジスタのゲート電極を形成する工程と同時に行われることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記下層電極を形成する工程は、前記トランジスタに接続するプラグ電極を形成する工程と同時に行われることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記導電層を形成する工程は、前記半導体基板上にトランジスタの制御ゲート電極および浮遊ゲート電極を形成する工程と同時に行われることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記導電層を形成する工程は、前記半導体基板上にトランジスタの制御ゲート電極、分離絶縁層および浮遊ゲート電極を形成する工程と同時に行われることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記第2層に接続するプラグ金属を形成する工程を有し、
前記第2層は前記第1層上に直接設けられ、前記下層電極は前記第2層上に形成されていることを特徴とする請求項9記載の半導体装置の製造方法。 - 前記導電層を形成する工程は、前記半導体基板上にトランジスタの制御ゲート電極を形成する工程と同時に行われることを特徴とする請求項6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007291337A JP5566003B2 (ja) | 2007-11-08 | 2007-11-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007291337A JP5566003B2 (ja) | 2007-11-08 | 2007-11-08 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117722A JP2009117722A (ja) | 2009-05-28 |
JP5566003B2 true JP5566003B2 (ja) | 2014-08-06 |
Family
ID=40784484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007291337A Expired - Fee Related JP5566003B2 (ja) | 2007-11-08 | 2007-11-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5566003B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6579502B2 (ja) * | 2017-07-26 | 2019-09-25 | 株式会社村田製作所 | キャパシタ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4394177B2 (ja) * | 1995-08-22 | 2010-01-06 | 聯華電子股▲ふん▼有限公司 | 半導体装置及びその製造方法 |
JPH10154791A (ja) * | 1996-11-25 | 1998-06-09 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
JP2000188375A (ja) * | 1998-12-24 | 2000-07-04 | Sharp Corp | 半導体装置の製造方法 |
JP2000269522A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Corp | キャパシタ装置 |
JP3918442B2 (ja) * | 2001-02-19 | 2007-05-23 | ソニー株式会社 | 半導体装置及びその製造方法 |
JP2007311785A (ja) * | 2006-05-22 | 2007-11-29 | Samsung Electronics Co Ltd | Mimキャパシタを含む半導体集積回路素子およびその製造方法 |
-
2007
- 2007-11-08 JP JP2007291337A patent/JP5566003B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009117722A (ja) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8174064B2 (en) | Semiconductor device and method for forming the same | |
US8314025B2 (en) | Method of forming semiconductor device having contact plug | |
JP2009158591A (ja) | 半導体装置およびその製造方法 | |
JP2007201062A (ja) | 半導体装置及びその製造方法 | |
JP5617487B2 (ja) | 半導体装置及びその製造方法 | |
JP2015233069A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4552946B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
US7858465B2 (en) | Semiconductor device comprising transistor and capacitor and method of manufacturing the same | |
JP2018067664A (ja) | 半導体記憶素子、半導体記憶装置、および半導体システム | |
JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013197533A (ja) | 記憶装置及びその製造方法 | |
JP2008205032A (ja) | 半導体装置 | |
JP2013191808A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011044625A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP5566003B2 (ja) | 半導体装置およびその製造方法 | |
JP2009164534A (ja) | 半導体装置およびその製造方法 | |
US8288279B1 (en) | Method for forming conductive contact | |
JP2009135217A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4890769B2 (ja) | 半導体装置およびその製造方法 | |
KR20150109380A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2011129761A (ja) | 半導体装置の製造方法 | |
JP2009147161A (ja) | 半導体装置およびその製造方法 | |
US11069715B2 (en) | Memory structure | |
US10304743B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005203455A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100327 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101104 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5566003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |