KR20150109380A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150109380A
KR20150109380A KR1020157020567A KR20157020567A KR20150109380A KR 20150109380 A KR20150109380 A KR 20150109380A KR 1020157020567 A KR1020157020567 A KR 1020157020567A KR 20157020567 A KR20157020567 A KR 20157020567A KR 20150109380 A KR20150109380 A KR 20150109380A
Authority
KR
South Korea
Prior art keywords
film
aluminum
forming
titanium
wiring
Prior art date
Application number
KR1020157020567A
Other languages
English (en)
Inventor
다카시 간사쿠
Original Assignee
피에스4 뤽스코 에스.에이.알.엘.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스4 뤽스코 에스.에이.알.엘. filed Critical 피에스4 뤽스코 에스.에이.알.엘.
Publication of KR20150109380A publication Critical patent/KR20150109380A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

신뢰성이 높은 반도체 장치 및 그 제조 방법을 제공한다. 반도체 장치의 제조 방법은, 반도체 기판보다 위에 층간 절연막을 형성하는 공정; 층간 절연막 중에, 상면이 층간 절연막의 상면과 동일 평면을 형성하는 도전성 플러그를 형성하는 공정; 층간 절연막 및 도전성 플러그 상에, 제1 티탄막을 형성하는 공정; 제1 티탄막 상에, 알루미늄 확산 방지막을 형성하는 공정; 알루미늄 확산 방지막 상에, 제2 티탄막을 형성하는 공정; 제2 티탄막 상에, 알루미늄막을 형성하는 공정; 및 알루미늄막으로부터 제1 티탄막까지를 식각 가공에 의해 성형하여 배선을 형성하는 공정을 포함한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
[관련 출원에 대한 기재]
본 발명은, 일본 특허 출원: 특원 2013-010877호(2013년 1월 24일 출원)의 우선권 주장에 기초하는 것으로, 해당 출원의 모든 기재 내용은 인용으로써 본 문서에 포함되어 기재되는 것으로 한다.
본 발명은 알루미늄을 가지는 배선을 구비한 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치에서의 배선 재료로서, 알루미늄(Al) 및 구리(Cu)가 사용되고 있다.
특허문헌 1에는, 배선 재료로 Cu를 사용한 반도체 장치가 개시되어 있다. 특허문헌 1에 기재된 구리 배선은, 층간 절연막에 홈을 형성하고, 그 홈에 배리어막을 개재하여 구리를 매립함으로써 형성되어 있다.
특허문헌 2에는, 배선 재료로 알루미늄을 사용한 반도체 집적회로 장치가 개시되어 있다. 특허문헌 2에 기재된 배선층은, 알루미늄막 외에, 알루미늄막 아래에 질화티탄(TiN)/티탄(Ti)막을 가진다(예를 들어, 특허문헌 2의 도 8 참조).
특개 2000-277520호 공보 특개평 9-36229호 공보
또한, 상기 특허문헌의 모든 개시 내용은 그 인용으로써 본 문서에 포함시켜 기재한다. 이하의 분석은, 본 발명의 관점으로부터 주어진다
반도체 장치의 축소화에 수반하여, 배선도 미세화되고 있다. 그래서, 신뢰성이 높은 미세 배선을 낮은 비용으로 형성하는 기술이 요구되고 있다.
층간 절연막에 폭이 좁은 홈을 형성하는 것은 비교적 쉽게 가능하다. 또한, 그 홈에 Cu를 매립하는 것도 도금 기술을 이용하여 쉽게 수행할 수 있다. 따라서, 특허문헌 1에 기재된 것과 같은 구리 배선 기술에 의하면, 미세한 구리 배선을 형성할 수 있다. 그러나, 이와 같은 구리 배선 기술을 채용하기 위해서는 새로운 설비 투자가 필요하다. 그렇기 때문에, 낮은 비용으로 미세 배선을 제작할 수는 없다. 이 경우, 미세한 알루미늄 배선을 제작하는 것이 요구된다.
여기서, 특허문헌 2에 나타낸 바와 같은 배경기술에 따른 알루미늄 배선의 제작 공정에 대해 설명한다. 도 22에, 배경기술에 따른 알루미늄 배선을 형성하는 공정의 개략 단면도를 도시한다. 도 22에 나타낸 공정에서는, 층간 절연막(901)에, 질화티탄/티탄의 배리어막(902)을 배치한 텅스텐(W)의 콘택 플러그(903)가 형성되어 있다. 층간 절연막(901) 상에, 배리어막으로서 티탄막(904) 및 질화티탄막(905)을 적층한다. 다음으로, 알루미늄막(906) 및 질화티탄막(907)을 적층한다. 다음으로, 이 적층체 상에 마스크(908)를 형성한다. 다음으로, 마스크(908)를 마스크로 사용하여 적층체를 식각 가공하여, 알루미늄 배선(910)을 형성한다. 이 때, 알루미늄 배선(910)의 배선폭이 150 nm 미만이 되면, 도 22에 도시된 바와 같이, 알루미늄막(906)이 하방을 향해 점점 가늘어지는 측면 식각(911)이 발생하였다. 이 측면 식각(911)은, 질화티탄막(907)의 식각 중에 알루미늄막(906)의 측벽에 부착된 데포가 박리되고, 데포가 완전히 제거된 순간에 알루미늄막의 횡방향으로도 식각이 진행됨으로써 야기된다. 그리고, 이 측면 식각(911)에 의해 알루미늄막(906)이 박리되거나 쓰러지는 것이 유발되며, 제품의 수율 저하가 초래되었다.
본 발명의 제1 시점에 따르면, 반도체 기판보다 위에 층간 절연막을 형성하는 공정; 층간 절연막 중에, 상면이 층간 절연막의 상면과 동일 평면을 형성하는 도전성 플러그를 형성하는 공정; 층간 절연막 및 도전성 플러그 상에, 제1 티탄막을 형성하는 공정; 제1 티탄막 상에, 알루미늄 확산 방지막을 형성하는 공정; 알루미늄 확산 방지막 상에, 제2 티탄막을 형성하는 공정; 제2 티탄막 상에, 알루미늄막을 형성하는 공정; 및 알루미늄막으로부터 제1 티탄막까지를 식각 가공에 의해 성형하여 배선을 형성하는 공정을 포함하는, 반도체 장치의 제조 방법이 제공된다.
본 발명의 제2 시점에 따르면, 반도체 기판; 반도체 기판보다 위에 형성된 층간 절연막; 층간 절연막 중에 형성되며, 상면이 층간 절연막의 상면과 동일 평면을 형성하는 도전성 플러그; 및 층간 절연막 상에, 도전성 플러그와 전기적으로 접속된 배선을 구비하는 반도체 장치가 제공된다. 배선은, 도전성 플러그와 접촉되는 티탄막, 티탄막 상에 형성된 알루미늄 확산 방지막, 알루미늄 확산 방지막 상에 형성된 알루미늄 합금막, 및 알루미늄 합금막 상에 형성된 알루미늄막을 가진다.
도 1은 제1 실시형태에 따른 반도체 장치의 개략 평면도이다.
도 2는 도 1의 II-II선에 따른 반도체 장치의 개략 단면도이다.
도 3은 제1 실시형태에서의 알루미늄 합금막 및 제1 배리어층의 개략 부분 단면도이다.
도 4는 제1 실시형태에서의 알루미늄 합금막 및 제1 배리어층의 개략 부분 단면도이다.
도 5는 제1 실시형태에서의 알루미늄 합금막 및 제1 배리어층의 개략 부분 단면도이다.
도 6은 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 7은 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 8은 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 9는 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 10은 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 11은 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 12는 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 13은 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 14는 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 15는 제2 실시형태에 따른 반도체 장치의 개략 단면도이다.
도 16은 제2 실시형태에서의 알루미늄 합금막 및 제2 배리어층의 개략 부분 단면도이다.
도 17은 제2 실시형태에서의 알루미늄 합금막 및 제2 배리어층의 개략 부분 단면도이다.
도 18은 제2 실시형태에서의 알루미늄 합금막 및 제2 배리어층의 개략 부분 단면도이다.
도 19는 제2 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 20은 제2 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 21은 제2 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도이다.
도 22는 배경기술에 따른 알루미늄 배선을 형성하는 공정의 개략 단면도이다.
도 23은 해결하고자 하는 과제를 설명하기 위한 반도체 장치의 개략 단면도이다.
도 24는 도 23에서의 티탄막 부분의 확대도이다.
상기 각 시점의 바람직한 형태를 이하에 기재한다.
상기 제1 시점의 바람직한 형태에 따르면, 반도체 장치의 제조 방법은, 배선을 형성하는 공정 전에, 제2 티탄막의 적어도 일부와 알루미늄막의 일부를 반응시켜 알루미늄 합금막을 형성하는 공정을 더 포함한다.
상기 제1 시점의 바람직한 형태에 따르면, 알루미늄 합금막을 형성하는 공정에 있어서, 반도체 기판을 400℃ 내지 450℃로 가열함으로써 알루미늄 합금막을 형성한다.
상기 제1 시점의 바람직한 형태에 따르면, 반도체 장치의 제조 방법은, 알루미늄 합금막을 형성하는 공정 전에, 알루미늄막보다 위에 배선 커버막을 형성하는 공정을 더 포함한다. 배선 커버막을 형성하는 공정은, 알루미늄 합금막을 형성하는 공정을 포함한다.
상기 제1 시점의 바람직한 형태에 따르면, 배선을 형성하는 공정에 있어서, 배선 커버막을 마스크로서 이용하여 알루미늄막으로부터 제1 티탄막까지를 식각 가공한다.
상기 제1 시점의 바람직한 형태에 따르면, 반도체 장치의 제조 방법은, 배선을 형성하는 공정 전에, 알루미늄막 상에 상부 도전막을 형성하는 공정, 및 배선 커버막 상에 레지스트 패턴을 형성하는 공정을 더 포함한다. 배선 커버막은 상부 도전막 상에 형성한다. 배선 커버막을 형성하는 공정에 있어서, 레지스트 패턴을 마스크로서 이용하여 제1 커버막을 성형한다.
상기 제1 시점의 바람직한 형태에 따르면, 알루미늄 확산 방지막은 막 두께 15 nm 이하의 질화티탄막이다.
상기 제1 시점의 바람직한 형태에 따르면, 알루미늄 확산 방지막은 막 두께 4 nm 이하의 산화티탄막이다.
상기 제1 시점의 바람직한 형태에 따르면, 알루미늄 확산 방지막을 형성하는 공정에 있어서, 산화티탄막은, 제1 티탄막의 표층을 공기 산화시킴으로써 형성한다.
상기 제1 시점의 바람직한 형태에 따르면, 알루미늄 확산 방지막을 형성하는 공정에 있어서, 산화티탄막은, 제1 티탄막의 표층을 산소 어닐링에 의해 산화시킴으로써 형성한다.
상기 제1 시점의 바람직한 형태에 따르면, 도전성 플러그는 텅스텐을 함유한다.
상기 제1 시점의 바람직한 형태에 따르면, 반도체 장치의 제조 방법은, 도전성 플러그를 형성하는 공정 전에, 층간 절연막의 상면을 평탄화 처리하는 공정을 더 포함한다.
상기 제1 시점의 바람직한 형태에 따르면, 알루미늄막을 형성하는 공정에 있어서, 반도체 기판을 300℃ 이하로 보온하면서 스퍼터링법에 의해 알루미늄막을 형성한다.
상기 제2 시점의 바람직한 형태에 따르면, 알루미늄 확산 방지막은 막 두께 15 nm 이하의 질화티탄막이다.
상기 제2 시점의 바람직한 형태에 따르면, 알루미늄 확산 방지막은 막 두께 4 nm 이하의 산화티탄막이다.
상기 제2 시점의 바람직한 형태에 따르면, 알루미늄 합금막은 알루미늄과 티탄의 합금을 함유한다.
상기 제2 시점의 바람직한 형태에 따르면, 도전성 플러그는 텅스텐을 함유한다.
상기 제2 시점의 바람직한 형태에 따르면, 배선은, 알루미늄막 상에 질화티탄막을 더 가진다.
상기 제2 시점의 바람직한 형태에 따르면, 반도체 장치는, 배선 상에 배선 커버막을 더 구비한다.
이하의 설명에 있어서, 도면 참조부호는 발명의 이해를 위해 부기된 것으로서, 도시된 태양에 한정하는 것을 의도하지 않는다. 이하의 설명에서의 서수는, 청구범위에 기재된 서수에 반드시 대응하는 것은 아니다.
제1 실시형태에 따른 반도체 장치에 대해 설명한다. 도 1에, 제1 실시형태에 따른 반도체 장치의 개략 평면도를 도시한다. 도 2에, 도 1의 II-II선에 따른 개략 단면도를 도시한다. 도 1은, 각 요소의 위치 관계를 나타내기 위한 것이며, 도 2에 도시한 요소의 일부만을 도시하고 있다. 반도체 장치(100)의 일례로서, DRAM(Dynamic Random Access Memory)을 예로 들 수 있다.
반도체 장치(100)는, 반도체 기판(101), 반도체 기판(101)에 형성되며 소자 형성 영역을 구획하는 소자 분리 영역(102), 반도체 기판(101)에 형성된 불순물 확산 영역(103), 반도체 기판(101) 상에 형성된 게이트 절연막(112), 게이트 절연막(112) 상에 형성된 게이트 전극(113), 게이트 전극(113) 상에 형성된 게이트 커버층(114), 게이트 전극(113)의 측벽을 따라 형성된 사이드월(115), 불순물 확산 영역(103)이나 게이트 전극(113)과 전기적으로 접속된 제1 콘택 플러그(117), 및 반도체 기판(101) 상에 형성되며 게이트 전극(113)을 덮는 제1 층간 절연막(111)을 구비한다. 게이트 전극(113), 게이트 절연막(112) 및 불순물 확산 영역(103)을 가지는 반도체 기판(101)은, 트랜지스터를 형성한다. 게이트 전극(113)은 복수의 도전체의 적층체로 형성할 수 있다. 예를 들어, 게이트 전극(113)은, 폴리실리콘막, 텅스텐 실리사이드(WSi)막 및 W막을 가질 수 있다. 제1 콘택 플러그(117)는, 제1 플러그 배리어막(116)으로 덮여 있어도 된다. 제1 콘택 플러그(117)는, 예를 들어 W, 몰리브덴(Mo) 등의 도전체로 형성할 수 있다. 제1 플러그 배리어막(116)은, 예를 들어 Ti막(하층)과 TiN막(상층)의 적층체로 형성할 수 있다. 반도체 장치(100)는, 커패시터(미도시) 및 이에 부속되는 소자를 더 가져도 된다.
반도체 장치(100)는, 제1 층간 절연막(111) 상에, 제1 배선(130), 제1 배선(130) 상에 형성된 제1 배선 커버막(124), 제1 배선(130)과 전기적으로 접속된 제2 콘택 플러그(123), 및 제1 배선(130)을 덮는 제2 층간 절연막(121)을 더 구비한다. 제1 배선(130)의 일부는 제1 콘택 플러그(117)와 전기적으로 접속되어 있다. 제2 콘택 플러그(123)는 제2 플러그 배리어막(122)으로 덮여있어도 된다. 제2 콘택 플러그(123) 및 제2 플러그 배리어막(122)은, 제1 콘택 플러그(117) 및 제1 플러그 배리어막(116)과 동일하게 형성될 수 있다.
제1 배선(130)은 복수의 도전체의 적층체로 형성할 수 있다. 예를 들어, 제1 배선(130)은, 알루미늄의 확산을 방지하는 제1 배리어층, 제1 배리어층 상에 형성된 알루미늄 합금막(133), 알루미늄 합금막(133) 상에 형성된 알루미늄막(134), 및 알루미늄막(134) 상에 형성된 상부 도전막(135)을 가진다. 알루미늄 합금막(133)은, 예를 들어 알루미늄 티탄(Al-Ti) 합금막이다. 제1 배리어층은, 제1 콘택 플러그(117)와 접촉하는 제1 티탄막(131)과, 제1 티탄막(131) 상에 형성된 제1 알루미늄 확산 방지막(132)을 가진다. 제1 실시형태에서의 제1 알루미늄 확산 방지막(132)은 질화티탄막이다. 상부 도전막(135)은 예를 들어 질화티탄막이다.
도 3 내지 도 5에, 알루미늄 합금막(133) 및 제1 배리어층(131, 132)의 개략 부분 단면도를 도시한다. 알루미늄 합금막(133)은, 도 3에 도시된 바와 같이, 제1 알루미늄 확산 방지막(132)과 알루미늄막(134)의 사이에 개재되어 있다. 알루미늄 합금막(133)의 일부분(제1 부분(133a))은, 도 4에 도시된 바와 같이, 제1 알루미늄 확산 방지막(132) 내의 일부에 형성되어도 된다. 또한, 알루미늄 합금막(133)의 일부분(제2 부분(133b))은, 도 5에 도시된 바와 같이, 제1 알루미늄 확산 방지막(132)을 관통하여 제1 티탄막(131)의 상층의 일부에까지 이르러도 된다. 접촉 저항의 증대를 피하기 위해, 알루미늄 합금막(133)은 제1 콘택 플러그(117)의 상면까지는 형성되어 있지 않은 것이 바람직하다.
제1 콘택 플러그(117)와 제1 배선(130)의 전기적 접속은, 제1 콘택 플러그(117)와 제1 티탄막(131)의 접촉에 의해 확보되어 있다. 이에 따라, 제1 배선(130)과 제1 콘택 플러그(117)의 접촉 저항이 커지는 것을 방지할 수 있다.
제1 티탄막(131)의 막 두께는 예를 들어 20 nm로 할 수 있다. 제1 알루미늄 확산 방지막(132)이 질화티탄인 경우, 그 막 두께는 15 nm 이하인 것이 바람직하고, 10 nm 이하인 것이 더 바람직하며, 2 nm 이상 10 nm 이하인 것이 더욱 바람직하다. 알루미늄 합금막(133) 및 알루미늄막(134)의 각 막 두께는 어닐링 처리에 의해 변화한다. 알루미늄 합금막(133)과 알루미늄막(134)의 합계 막 두께는, 예를 들어 290 nm로 할 수 있다(알루미늄 합금막(133)의 제1 부분(133a) 및 제2 부분(133b)은 제외). 상부 도전막(135)의 막 두께는, 예를 들어 50 nm로 할 수 있다. 제1 배선(130)의 폭은, 예를 들어 150 nm 이하로 할 수 있다.
제2 콘택 플러그(123) 또는 제2 플러그 배리어막(122)이 알루미늄막(134)과 접촉됨으로써, 제2 콘택 플러그(123)와 제1 배선(130)의 전기적 접속이 확보되어 있다.
반도체 장치(100)는, 제2 층간 절연막(121) 상에, 제2 배선(150), 제2 배선(150) 상에 형성된 제2 배선 커버막(142), 및 제2 배선(150)을 덮는 제3 층간 절연막(141)을 더 구비한다. 제2 배선(150)은 제2 콘택 플러그(123)와 전기적으로 접속되어 있다. 제2 배선(150)의 형태는 제1 배선(130)과 동일하게 할 수 있다. 반도체 장치(100)는, 제2 배선(150)과 전기적으로 접속된 제3 콘택 플러그(미도시)를 더 구비해도 된다.
반도체 장치(100)는, 제3 층간 절연막(141) 상에, 추가로 적어도 1개의 층간 절연막 및 배선을 구비해도 된다. 상층의 배선에 있어서, 측면 식각에 의한 악영향이 작아지는 경우에는, 배선의 형태를 제1 배선(130)과는 다른 형태로 할 수도 있다. 예를 들어, 배선폭이 150 nm를 넘는 배선은, 티탄막, 질화티탄막 및 알루미늄막을 이 순서로 적층한 것이어도 좋다.
다음으로, 제1 실시형태에 따른 반도체 장치의 제조 방법에 대해 설명한다. 도 6 내지 도 14에, 제1 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도를 도시한다.
먼저, 제2 층간 절연막 아래의 각 요소를 형성한다. 제1 층간 절연막(111)을 형성한 후, 제1 층간 절연막(111)의 상면은 평탄화 처리한다(도 6). 평탄화 처리법으로서는, 예를 들어 CMP(Chemical Mechanical Polishing)법을 사용할 수 있다.
다음으로, 제1 층간 절연막(111)에, 제1 콘택 플러그를 매립하기 위한 관통공(111a)을 형성한다(도 7). 관통공(111a)은, 예를 들어 건식 식각으로 형성할 수 있다.
다음으로, 관통공(111a)의 저면 및 내벽을 포함하여, 제1 층간 절연막(111)을 덮도록 제1 플러그 배리어막 전구막(116')을 형성한다. 제1 플러그 배리어막 전구막(116')은, 티탄막과 질화티탄막의 적층체여도 되고, 질화티탄 단층막이어도 된다. 다음으로, 제1 플러그 배리어막 전구막(116') 상에 제1 콘택 플러그 전구막(117')을 형성한다(도 8). 제1 플러그 배리어막 전구막(116') 및 제1 콘택 플러그 전구막(117')은, 예를 들어 CVD(Chemical Vapor Deposition)법으로 형성할 수 있다.
다음으로, 제1 층간 절연막(111)의 상면 상의 제1 플러그 배리어막 전구막(116') 및 제1 콘택 플러그 전구막(117')을 제거하여, 제1 플러그 배리어막(116) 및 제1 콘택 플러그(117)을 형성한다(도 9). 제1 플러그 배리어막 전구막(116') 및 제1 콘택 플러그 전구막(117')은, 예를 들어 CMP법을 이용하여 제거할 수 있다. 제1 플러그 배리어막 전구막(116') 및 제1 콘택 플러그 전구막(117')의 상면과, 제1 층간 절연막(111)의 상면은 동일 평면을 형성하는 것이 바람직하다.
다음으로, 제1 층간 절연막(111) 상에, 티탄막인 제1 티탄막 전구막(131')을 형성한다. 제1 티탄막 전구막(131')의 막 두께는, 예를 들어 20 nm로 할 수 있다. 다음으로, 제1 티탄막 전구막(131') 상에, 제1 알루미늄 확산 방지막 전구막(132')을 형성한다. 제1 실시형태에 있어서, 제1 알루미늄 확산 방지막 전구막(132')은 질화티탄막이다. 제1 알루미늄 확산 방지막 전구막(132')의 막 두께는, 예를 들어 15 nm 이하, 바람직하게는 10 nm 이하, 더 바람직하게는 2 nm 내지 10 nm로 할 수 있다. 다음으로, 제1 알루미늄 확산 방지막 전구막(132') 상에 제2 티탄막(137)을 형성한다(도 10). 제2 티탄막(137)의 막 두께는, 예를 들어 20 nm로 할 수 있다. 제1 티탄막 전구막(131'), 제1 알루미늄 확산 방지막 전구막(132') 및 제2 티탄막(137)은, 예를 들어 스퍼터링법을 이용하여 형성할 수 있다.
다음으로, 제2 티탄막(137) 상에, 알루미늄막인 알루미늄막 전구막(134')을 형성한다. 알루미늄막 전구막(134')의 막 두께는, 예를 들어 270 nm으로 할 수 있다. 알루미늄막 전구막(134')은, 예를 들어 스퍼터링법을 이용하여 형성할 수 있다. 이 때, 가공 정밀도를 높이기 위해, 250℃ 이하의 조건에서 알루미늄막 전구막(134')을 형성하는 것이 바람직하다. 또한, 알루미늄막 전구막(134')이 후술되는 어닐링 처리로 전부 알루미늄-티탄 합금화되지 않도록, 알루미늄막 전구막(134')의 막 두께는, 제2 티탄막(137)의 막 두께의 적어도 3배 이상으로 할 필요가 있다. 다음으로, 알루미늄막 전구막(134') 상에, 예를 들어 질화티탄막인 상부 도전막 전구막(135')을 형성한다(도 11). 상부 도전막 전구막(135')은, 적층체를 가공하기 위한 레지스트 형성 시, 반사 방지막의 역할도 한다.
다음으로, 상부 도전막 전구막(135') 상에 제1 배선 커버막 전구막(124')을 형성한다. 제1 배선 커버막 전구막(124')은, 적층체를 가공하기 위한 하드 마스크의 역할을 한다. 제1 배선 커버막 전구막(124')은, 예를 들어 실리콘 산화막으로 형성할 수 있다. 실리콘 산화막은, 예를 들어 플라스마 기술을 이용하여 성장시킬 수 있다. 이 경우, 400℃ 이상의 환경 하에서 실리콘 산화막이 형성된다. 이 때문에, 알루미늄막 전구막(134') 및 제2 티탄막(137)도 열처리되어, 합금화가 진행된다. 즉, 제2 티탄막(137)의 적어도 일부(바람직하게는 전부)와 알루미늄막 전구막(134')의 하부가 반응하여, 알루미늄-티탄 합금인 알루미늄 합금막 전구막(133')이 형성된다(도 12). 이 때, 제1 알루미늄 확산 방지막 전구막(132')은, 알루미늄막 전구막(134')의 알루미늄이 제1 콘택 플러그(117) 방향으로 확산하는 것을 방지하는 막으로서 기능한다. 또한, 제2 티탄막(137)은, 알루미늄막 전구막(134')의 알루미늄이 제1 콘택 플러그(117) 방향으로 확산하는 추세를 약화시키는 버퍼막으로서 기능한다. 즉, 제2 티탄막(137) 및 제1 알루미늄 확산 방지막 전구막(132')이 알루미늄막 전구막(134') 아래에 존재함으로써, 제1 티탄막 전구막(131')과 알루미늄막 전구막(134')의 합금화가 억제되고, 제1 티탄막 전구막(131')을 제1 콘택 플러그(117) 상에 잔존시킬 수 있다. 이로써, 제1 배선(130)과 제1 콘택 플러그(117)의 접촉 저항의 증대를 방지할 수 있다.
제1 배선 커버막 전구막(124') 형성 시의 온도가 400℃ 미만인 경우에는, 제1 배선(130)과 제1 콘택 플러그(117)의 접촉 저항을 저감하기 위해, 제1 배선 커버막 전구막(124')을 형성한 후, 어닐링 처리를 실시하여 알루미늄 합금막 전구막(133')을 형성해도 된다. 어닐링 조건은, 예를 들어 아르곤 가스 분위기 하, 400℃ 내지 450℃, 6 Torr 내지 8 Torr(8×102 Pa 내지 1×103 Pa), 30초간으로 할 수 있다.
다음으로, 제1 배선 커버막 전구막(124') 상에, 제1 배선(130)의 패턴을 가지는 레지스트(미도시)를 형성한다. 레지스트로는 화학 증폭형 레지스트를 사용할 수 있다. 이 경우, 배선폭이 65 nm 이상인 경우에는 KrF 노광기를 사용할 수 있고, 65 nm 미만인 경우에는 ArF 노광기를 사용할 수 있다. 다음으로, 제1 배선 커버막 전구막(124')을 건식 식각하여, 제1 배선(130)의 패턴을 가지는 제1 배선 커버막(124)을 형성한다(도 13).
다음으로, 제1 배선 커버막(124)을 마스크로 이용하여 적층체를 건식 식각에 의해 성형하여, 상부 도전막(135), 알루미늄막(134), 알루미늄 합금막(133), 제1 알루미늄 확산 방지막(132) 및 제1 티탄막(131)을 형성한다. 즉, 제1 배선(130)을 형성한다(도 14). 이 때, 알루미늄 합금막(133)의 아래, 즉 제1 알루미늄 확산 방지막(132)을 질화티탄막으로 하고, 이 질화티탄막의 막 두께를 15 nm 이하로 함으로써, 제1 알루미늄 확산 방지막(132)의 식각 중에 알루미늄 합금막(133) 및 알루미늄막(134)에 측면 식각이 들어갈 위험성을 막았다. 즉, 제1 알루미늄 확산 방지막(132)인 질화티탄막의 막 두께는, 질화티탄막의 식각 시간을 짧게 하고, 알루미늄 합금막(133)이나 알루미늄막(134)의 측벽의 데포가 완전히 제거되어 측면 식각이 진행되지 않는 막 두께로 하였다. 또한, 알루미늄 확산 방지막(132)을 얇게 하면, 제1 티탄막(131)까지 알루미늄-티탄 합금화될 위험성이 발생하지만, 제1 알루미늄 확산 방지막(132)의 위에 제2 티탄막(137)을 삽입함으로써 합금화의 추세를 멈추고, 제1 티탄막(131)의 하부까지 합금화가 도달하는 것을 배제하였다. 이로써, 측면 식각을 방지하면서, 제1 티탄막(131)의 합금화라는 문제를 배제할 수 있고, 제품의 수율을 향상시킬 수 있음과 동시에, 제품의 수명을 연장시킬 수 있다.
다음으로, 제1 배선(130)을 덮도록 제2 층간 절연막(121)을 형성한다(미도시). 다음으로, 제2 층간 절연막(121) 상의 각 요소를 동일하게 형성하여, 반도체 장치(100)가 제조된다(도 2).
다음으로, 제2 실시형태에 따른 반도체 장치에 대해 설명한다. 도 15에, 제2 실시형태에 따른 반도체 장치의 개략 단면도를 도시한다. 도 15에 있어서, 제1 실시형태와 동일한 요소에는 동일한 부호를 부여하였다.
반도체 장치(200)에 있어서, 제3 배선(230)은, 제2 배리어층, 알루미늄 합금막(133), 알루미늄막(134) 및 상부 도전막(135)을 가진다. 제2 배리어층은, 제1 티탄막(131) 및 제2 알루미늄 확산 방지막(232)을 가진다. 제1 실시형태에 있어서, 제1 알루미늄 확산 방지막은 질화티탄이었지만, 제2 실시형태에서의 제2 알루미늄 확산 방지막(232)은 산화티탄(TiO2)이다. 제2 알루미늄 확산 방지막(232)의 막 두께는, 바람직하게는 4 nm 이하이고, 더 바람직하게는 1 nm 내지 3 nm이다.
도 16 내지 도 18에, 알루미늄 합금막(133) 및 제2 배리어층(131, 232)의 개략 부분 단면도를 도시한다. 알루미늄 합금막(133)은, 도 16에 도시된 바와 같이, 제2 알루미늄 확산 방지막(232)과 알루미늄막(134)의 사이에 개재되어 있다. 알루미늄 합금막(133)의 일부분(제1 부분(133a))은, 도 17에 도시된 바와 같이, 제2 알루미늄 확산 방지막(232) 내의 일부에 형성되어도 된다. 또한, 알루미늄 합금막(133)의 일부분(제2 부분(133b))은, 도 18에 도시된 바와 같이, 제2 알루미늄 확산 방지막(232)을 관통하여 제1 티탄막(131)의 상층의 일부에까지 이르러도 된다. 접촉 저항의 증대를 피하기 위해, 알루미늄 합금막(133)은 제1 콘택 플러그(117)의 상면까지는 형성되어 있지 않은 것이 바람직하다.
다음으로, 제2 실시형태에 따른 반도체 장치의 제조 방법에 대해 설명한다. 도 19 내지 도 21은, 제2 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략 공정도를 나타낸다.
도 6 내지 도 9에 나타낸 공정까지는, 제1 실시형태와 동일하다. 다음으로, 제1 층간 절연막(111) 상에, 티탄막인 제1 티탄막 전구막(131')을 형성한다. 제1 티탄막 전구막(131')의 막 두께는, 예를 들어 20 nm로 할 수 있다. 다음으로, 제1 티탄막 전구막(131')의 상면을 산화하여, 산화티탄막인 제2 알루미늄 확산 방지막 전구막(232')을 형성한다. 제1 티탄막 전구막(131')의 상면을 공기 산화한 경우에는, 막 두께 1nm의 제2 알루미늄 확산 방지막 전구막(232')을 형성할 수 있다. 또한, 예를 들어, 아르곤 가스로 희석한 산소 가스를 이용하여, 250℃, 60초의 어닐링 처리에 의해 막 두께 2nm의 제2 알루미늄 확산 방지막 전구막(232')을 형성할 수 있다. 다음으로, 제2 알루미늄 확산 방지막 전구막(232') 상에 제2 티탄막(137)을 형성한다(도 19). 제2 티탄막(137)의 막 두께는, 예를 들어 20 nm로 할 수 있다.
다음으로, 제1 실시형태와 동일하게, 제2 티탄막(137) 상에 알루미늄막 전구막(134') 및 상부 도전막 전구막(135')을 형성한다(도 20). 알루미늄막 전구막(134')의 막 두께는, 후술될 어닐링 처리에서 전부 알루미늄-티탄 합금화되지 않도록, 적어도 제2 티탄막(137)의 막 두께의 3배 이상으로 할 필요가 있다.
다음으로, 제1 실시형태와 동일하게, 상부 도전막 전구막(135') 상에 제1 배선 커버막 전구막(124')을 형성한다. 다음으로, 열처리에 의해, 제2 티탄막(137)과 알루미늄막 전구막(134')의 하부가 반응하여, 알루미늄 합금막 전구막(133')을 형성한다(도 21). 이 때, 제2 알루미늄 확산 방지막 전구막(232')은, 제1 실시형태에서의 제1 알루미늄 확산 방지막 전구막(132')과 동일하게 기능하여, 알루미늄막 전구막(134')의 알루미늄이 제1 콘택 플러그(117) 방향으로 확산하는 것을 방지한다. 이로써, 제1 티탄막 전구막(131')을 제1 콘택 플러그(117) 상에 잔존시킬 수 있고, 제3 배선(230)과 제1 콘택 플러그(117)의 접촉 저항의 증대를 방지할 수 있다. 또한, 제2 실시형태에서는, 질화티탄막은 알루미늄막(134)의 하방에 존재하지 않기 때문에, 측면 식각의 걱정은 생각하지 않아도 된다.
이후의 공정은, 도 13 및 도 14에 도시된 공정과 동일하다.
제2 실시형태에서의 상기 이외의 형태는 제1 실시형태와 동일하다.
다음으로, 비교예에 대해 설명한다. 본 발명자는, 도 22에 도시된 바와 같은 측면 식각(911)이 알루미늄막(906)과 질화티탄막(905)의 계면에서 발생하고 있는 것을 발견하였다. 그래서 본 발명자는 도 23에 도시된 바와 같이, 배리어막을 티탄막(904) 단층으로 한 알루미늄 배선(914)의 제작을 시험하였다. 그러자, 측면 식각의 발생은 억제되었다. 그러나, 질화티탄막이 존재하지 않는 것에 의해 다른 문제가 발생하였다. 도 24에, 도 23에서의 티탄막(904) 부분의 확대도를 도시한다. 배선을 형성할 때에 어닐링 처리를 실시하면, 티탄막(904)과 알루미늄막(906)의 하부가 합금화되어 알루미늄-티탄 합금(915)이 형성되었다. 그리고, 티탄막(904)이 얇은 경우, 알루미늄-티탄 합금(915)은 콘택 플러그(903)의 상면까지 도달하였다. 이 경우, 도 3에 도시된 바와 같은 티탄막(904)은 존재하지 않고, 알루미늄-티탄 합금(915)이 직접 콘택 플러그(903)와 접촉하였다. 이 때문에, 콘택 플러그(903)와의 접촉 저항이 증대하게 된다. 한편, 티탄막(904)을 두껍게 하면, 알루미늄-티탄 합금(915)이 콘택 플러그(903) 상면까지 형성되는 것은 방지할 수 있어도, 알루미늄 배선(914) 자체의 저항이 증대되어 버린다. 따라서, 제1 실시형태 및 제2 실시형태가, 측면 식각의 발생의 억제, 콘택 플러그와의 접촉 저항의 증대의 억제, 및 배선 자체의 저항의 증대의 억제에 유효한 것을 알 수 있었다.
본 발명의 반도체 장치 및 그 제조 방법은, 상기 실시형태를 바탕으로 설명되어 있지만, 상기 실시형태로 한정되지 않고, 본 발명의 범위 내에 있어서, 그리고 본 발명의 기본적 기술 사상을 바탕으로, 다양한 개시 요소(각 청구항의 각 요소, 각 실시형태 내지 실시예의 각 요소, 각 도면의 각 요소 등을 포함함)에 대해 다양한 변형, 변경 및 개량을 포함할 수 있음은 물론이다. 또한, 본 발명의 청구범위의 테두리 안에서, 다양한 개시 요소(각 청구항의 각 요소, 각 실시형태 내지 실시예의 각 요소, 각 도면의 각 요소 등을 포함함)의 다양한 조합, 치환 내지 선택이 가능하다.
본 발명의 또 다른 과제, 목적 및 전개 형태는, 청구범위를 포함하는 본 발명의 모든 개시 사항으로부터도 명백하다.
본 문서에 기재한 수치 범위에 대해서는, 해당 범위 내에 포함되는 임의의 수치 내지 하위 범위가, 별도의 기재가 없는 경우에도 구체적으로 기재되어 있는 것으로 해석되어야 한다.
100, 200 반도체 장치
101 반도체 기판
102 소자 분리 영역
103 불순물 확산 영역
111 제1 층간 절연막
111a 관통공
112 게이트 절연막
113 게이트 전극
114 게이트 커버층
115 사이드월
116 제1 플러그 배리어막
116' 제1 플러그 배리어막 전구막
117 제1 콘택 플러그
117' 제1 콘택 플러그 전구막
121 제2 층간 절연막
122 제2 플러그 배리어막
123 제2 콘택 플러그
124 제1 배선 커버막
124' 제1 배선 커버막 전구막
130 제1 배선
131 제1 티탄막
131' 제1 티탄막 전구막
132 제1 알루미늄 확산 방지막
132' 제1 알루미늄 확산 방지막 전구막
133 알루미늄 합금막
133a 제1 부분
133b 제2 부분
133' 알루미늄 합금막 전구막
134 알루미늄막
134' 알루미늄막 전구막
135 상부 도전막
135' 상부 도전막 전구막
137 제2 티탄막
141 제3 층간 절연막
142 제2 배선 커버막
150 제2 배선
230 제3 배선
232 제2 알루미늄 확산 방지막
232' 제2 알루미늄 확산 방지막 전구막
901 층간 절연막
902 배리어막
903 콘택 플러그
904 티탄막
905 질화티탄막
906 알루미늄막
907 질화티탄막
908 마스크
910 알루미늄 배선
911 측면 식각
914 알루미늄 배선
915 알루미늄-티탄 합금

Claims (20)

  1. 반도체 기판보다 위에 층간 절연막을 형성하는 공정;
    상기 층간 절연막 중에, 상면이 상기 층간 절연막의 상면과 동일 평면을 형성하는 도전성 플러그를 형성하는 공정;
    상기 층간 절연막 및 상기 도전성 플러그 상에, 제1 티탄막을 형성하는 공정;
    상기 제1 티탄막 상에, 알루미늄 확산 방지막을 형성하는 공정;
    상기 알루미늄 확산 방지막 상에, 제2 티탄막을 형성하는 공정;
    상기 제2 티탄막 상에, 알루미늄막을 형성하는 공정; 및
    상기 알루미늄막으로부터 상기 제1 티탄막까지를 식각 가공에 의해 성형하여 배선을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 배선을 형성하는 공정 전에,
    상기 제2 티탄막의 적어도 일부와 상기 알루미늄막의 일부를 반응시켜 알루미늄 합금막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 알루미늄 합금막을 형성하는 공정에서, 상기 반도체 기판을 400℃ 내지 450℃로 가열함으로써 상기 알루미늄 합금막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 알루미늄 합금막을 형성하는 공정 전에,
    상기 알루미늄막보다 위에, 배선 커버막을 형성하는 공정을 더 포함하고,
    상기 배선 커버막을 형성하는 공정은, 상기 알루미늄 합금막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 배선을 형성하는 공정에서, 상기 배선 커버막을 마스크로 이용하여 상기 알루미늄막으로부터 상기 제1 티탄막까지를 식각 가공하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 배선을 형성하는 공정 전에,
    상기 알루미늄막 상에, 상부 도전막을 형성하는 공정; 및
    상기 배선 커버막 상에, 레지스트 패턴을 형성하는 공정을 더 포함하고,
    상기 배선 커버막은 상기 상부 도전막 상에 형성하며,
    상기 배선 커버막을 형성하는 공정에서, 상기 레지스트 패턴을 마스크로 이용하여 상기 제1 커버막을 성형하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 알루미늄 확산 방지막은, 막 두께 15 nm 이하의 질화티탄막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 알루미늄 확산 방지막은, 막 두께 4 nm 이하의 산화티탄막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    알루미늄 확산 방지막을 형성하는 공정에서, 상기 산화티탄막은, 상기 제1 티탄막의 표층을 공기 산화시킴으로써 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    알루미늄 확산 방지막을 형성하는 공정에서, 상기 산화티탄막은, 상기 제1 티탄막의 표층을 산소 어닐링에 의해 산화시킴으로써 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 도전성 플러그는, 텅스텐을 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 도전성 플러그를 형성하는 공정 전에,
    상기 층간 절연막의 상면을 평탄화 처리하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 알루미늄막을 형성하는 공정에서, 상기 반도체 기판을 300℃ 이하로 보온하면서 스퍼터링법에 의해 상기 알루미늄막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 반도체 기판;
    상기 반도체 기판보다 위에 형성된 층간 절연막;
    상기 층간 절연막 중에 형성되며, 상면이 상기 층간 절연막의 상면과 동일 평면을 형성하는 도전성 플러그; 및
    상기 층간 절연막 상에, 상기 도전성 플러그와 전기적으로 접속된 배선을 구비하며,
    상기 배선은,
    상기 도전성 플러그와 접촉되는 티탄막;
    상기 티탄막 상에 형성된 알루미늄 확산 방지막;
    상기 알루미늄 확산 방지막 상에 형성된 알루미늄 합금막; 및
    상기 알루미늄 합금막 상에 형성된 알루미늄막을 가지는 것을 특징으로 하는 반도체 장치.
  15. 제14항에 있어서,
    상기 알루미늄 확산 방지막은, 막 두께 15 nm 이하의 질화티탄막인 것을 특징으로 하는 반도체 장치.
  16. 제14항에 있어서,
    상기 알루미늄 확산 방지막은, 막 두께 4 nm 이하의 산화티탄막인 것을 특징으로 하는 반도체 장치.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 알루미늄 합금막은, 알루미늄과 티탄의 합금을 함유하는 것을 특징으로 하는 반도체 장치.
  18. 제14항 내지 제17항 중 어느 한 항에 있어서,
    상기 도전성 플러그는 텅스텐을 함유하는 것을 특징으로 하는 반도체 장치.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서,
    상기 배선은, 상기 알루미늄막 상에 질화티탄막을 더 가지는 것을 특징으로 하는 반도체 장치.
  20. 제14항 내지 제19항 중 어느 한 항에 있어서,
    상기 배선 상에 배선 커버막을 더 구비하는 것을 특징으로 하는 반도체 장치.
KR1020157020567A 2013-01-24 2014-01-23 반도체 장치 및 그 제조 방법 KR20150109380A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-010877 2013-01-24
JP2013010877 2013-01-24
PCT/JP2014/051329 WO2014115790A1 (ja) 2013-01-24 2014-01-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20150109380A true KR20150109380A (ko) 2015-10-01

Family

ID=51227580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020567A KR20150109380A (ko) 2013-01-24 2014-01-23 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10128149B2 (ko)
KR (1) KR20150109380A (ko)
DE (1) DE112014000540T5 (ko)
TW (1) TW201447990A (ko)
WO (1) WO2014115790A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
CN109616515B (zh) * 2018-11-26 2021-06-15 上海集成电路研发中心有限公司 一种金属栅极结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639954A (ja) 1986-07-01 1988-01-16 Fujitsu Ltd 配線層の接続方法
JPH0855837A (ja) 1994-08-09 1996-02-27 Sony Corp マスクを用いた開口部形成方法及び半導体装置の製造方法
JP3625652B2 (ja) * 1998-06-30 2005-03-02 シャープ株式会社 半導体装置の製造方法
JP2000306999A (ja) 1999-04-21 2000-11-02 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2003092271A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2003332338A (ja) 2002-05-16 2003-11-21 Seiko Epson Corp 半導体装置及びその製造方法
JP3841772B2 (ja) * 2002-11-05 2006-11-01 沖電気工業株式会社 半導体素子の製造方法
JP5634742B2 (ja) * 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2014115790A1 (ja) 2014-07-31
DE112014000540T5 (de) 2015-11-05
TW201447990A (zh) 2014-12-16
US20150364427A1 (en) 2015-12-17
US10128149B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
US9984977B2 (en) Semiconductor constructions
KR101129919B1 (ko) 반도체 소자 및 그의 형성 방법
JP2005354080A (ja) Ｍｉｍキャパシタ及びその製造方法
JP2000340743A (ja) 半導体装置およびその製造方法
US9972528B2 (en) Semiconductor devices
JP5562631B2 (ja) 半導体装置
CN111816606A (zh) 通孔接触结构、存储器装置及形成半导体结构的方法
JP4837943B2 (ja) 半導体装置およびその製造方法
JP4848137B2 (ja) 半導体装置およびその製造方法
US9412683B2 (en) Semiconductor device having barrier metal layer
KR20040005685A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10109525B1 (en) Fabrication method and structure of semiconductor device with contact and plug
JP5128851B2 (ja) 半導体装置及びその製造方法
US10685868B2 (en) Method of fabricating contact hole
KR20150109380A (ko) 반도체 장치 및 그 제조 방법
JP2009176819A (ja) 半導体装置及びその製造方法
KR20180031900A (ko) 에어 갭을 포함하는 반도체 소자
US20150102491A1 (en) Semiconductor Device Including A Contact Plug With Barrier Materials
US8288279B1 (en) Method for forming conductive contact
JP2009164534A (ja) 半導体装置およびその製造方法
JP5566003B2 (ja) 半導体装置およびその製造方法
JP2009147161A (ja) 半導体装置およびその製造方法
KR20050079433A (ko) 평판형 엠아이엠 커패시터를 갖는 반도체소자 및 그제조방법
JP2015133382A (ja) 半導体装置の製造方法
KR100780614B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application