JP3841772B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP3841772B2 JP3841772B2 JP2003173235A JP2003173235A JP3841772B2 JP 3841772 B2 JP3841772 B2 JP 3841772B2 JP 2003173235 A JP2003173235 A JP 2003173235A JP 2003173235 A JP2003173235 A JP 2003173235A JP 3841772 B2 JP3841772 B2 JP 3841772B2
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- film
- layer
- wiring
- ppm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 93
- 239000007789 gas Substances 0.000 claims description 50
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 46
- 229910052757 nitrogen Inorganic materials 0.000 claims description 45
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 36
- 238000004544 sputter deposition Methods 0.000 claims description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 29
- 229910052786 argon Inorganic materials 0.000 claims description 18
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 117
- 238000012360 testing method Methods 0.000 description 56
- 230000004888 barrier function Effects 0.000 description 19
- 230000001186 cumulative effect Effects 0.000 description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 18
- 239000010936 titanium Substances 0.000 description 17
- 101100532097 Vitis rotundifolia RUN1 gene Proteins 0.000 description 14
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
この発明は、半導体素子の製造方法、特に多層配線の形成方法に関する。
【0002】
【従来の技術】
従来の半導体素子では、金属合金による配線層が広く用いられている。
【0003】
中でも、アルミニウム合金配線(Al合金配線)は、配線材料として低抵抗で加工性に優れているため広く用いられてきた。
【0004】
このAl合金配線層を成膜する際に窒素ガスが存在すると、結晶粒径が小さくなったり、ボイドが生じやすくなったりすることが知られており、これにより膜質が低下するとされていた。このため、Al合金配線層をスパッタリングにより成膜する際には、窒素の混入を極力抑えて行っていた。
【0005】
また、Al合金配線層が窒化されていると、絶縁性が高くなり、導通不良をおこすことが知られている(例えば、特許文献1参照。)。
【0006】
【特許文献1】
特開平7−58203号公報(第3−4頁)
【0007】
【発明が解決しようとする課題】
近年、半導体素子の高集積化に伴い、配線の微細化、薄膜化が進んでいる。その結果、配線断面積が小さくなり、電流密度が上がっている。従来のAl合金配線形成方法では、この電流密度の上昇に対してエレクトロマイグレーション(EM)寿命保証が厳しくなっており、信頼性低下の問題が生じている。
【0008】
従って、EM耐性の向上するAl合金配線層、特に近年多くの半導体素子に用いられているAl−Cu合金配線層の形成方法が望まれている。
【0009】
【課題を解決するための手段】
そこで、この出願に係る発明者は、Al−Cu合金配線層を形成する際に、窒素が混入すると形成された配線のEM寿命にどのような影響をあたえるかについて鋭意研究を行ったところ、成膜時に、微量の窒素ガスを存在させてAl−Cu合金配線層を形成すれば、EM耐性の優れた配線を有する半導体素子が得られるという結論に達した。
【0010】
この発明の半導体素子の製造方法によれば、スパッタリング成膜室においてAl−Cu合金配線層をスパッタリング形成するにあたり、成膜室中の窒素含有アルゴンガスの窒素含有濃度を、窒素を添加することにより、不可避的に存在する濃度を超える窒素含有濃度であって、1000ppmより低い濃度としてスパッタリングを行うことを特徴とする。
【0011】
この発明の半導体素子の製造方法によれば、従来の窒素をできるかぎり成膜室中に存在させずにAl−Cu合金配線層を形成した場合よりもEM寿命を向上させることができる。
【0012】
また、この発明の半導体素子の製造方法によれば、従来から用いられている配線形成方法の金属配線層をスパッタリングにより成膜する際に、成膜室中に微量の窒素を存在させてスパッタリングを行うだけで良い。よって、工程の増加や新たな装置を必要とせず、しかも形成される配線層のEM耐性を容易に向上させることができる。
【0013】
成膜室中の窒素含有アルゴンガスの窒素含有濃度は、好適には57ppm〜500ppmの範囲に、さらに好適には、100ppm〜250ppmの範囲にするのが良い。このような範囲に成膜室中の窒素含有アルゴンガスの窒素含有濃度を制御すると、EM寿命を向上させることができる。
【0014】
成膜室中の窒素含有アルゴンガスの窒素含有濃度は、アルゴンガスの流量と窒素添加アルゴンガスの流量とを調節することにより制御できる。
【0015】
この発明の半導体素子の製造方法によれば、成膜室中の窒素含有アルゴンガスの窒素含有濃度をアルゴンガスと窒素添加アルゴンガスの流量を調節することで簡単に制御できるので、工程の増加や新たな装置を必要とせず、しかも形成される配線層のEM耐性を容易に向上させることができる。
【0018】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。なお、図中、各構成成分の寸法、形状及び配置関係は、この発明が理解できる程度に概略的に示してあるにすぎない。また、以下に述べる使用材料、膜厚、注入エネルギーその他の数値的条件は、この発明の範囲内の一例にすぎない。また、各図において、同様の構成成分については、同一の番号を付し、その重複する説明を省略することもある。また、断面を表すハッチング等については、一部省略して示している。
【0019】
1.配線層の形成方法
図1を参照して、この発明の実施の形態による配線層形成方法を説明する。
【0020】
図1(A)−(D)は、半導体素子の配線の製造工程図であって、各図は製造段階で得られた配線層の部分的構造を断面で示している。以下の説明においては、配線層の形成方法について着目し、配線形成の他の工程(パターニング等)については従来技術と同様であるため、説明を省略する。
【0021】
この実施の形態では、金属配線層にAl−Cu合金を用いた例につき説明する。
【0022】
まず、半導体下地100を用意する。従来技術と同様に、公知のCVD(Chemical Vapor Deposition)技術により半導体下地100上に下地絶縁膜102を成膜する(図1(A))。この下地絶縁膜102は多層配線の際には、金属配線層間絶縁膜として働き、例えばP−TEOS(TEOS(tetraethoxysilane)を原料ガスとして用いたプラズマCVD法により形成するシリコン酸化膜)で形成する。この下地絶縁膜102を前処理として、350℃、1分間加熱する。この前処理は、後工程のスパッタリングのさいに、下地からの脱ガスによるAl腐食を防ぐために行い、スパッタリング時の温度よりも高い温度で処理して、下地中の水分等を除去する。
【0023】
次いで、下地絶縁膜102表面上の不純物を取り除くため、下地絶縁膜102をスパッタエッチング(例えば10nm)する(図示せず)。
【0024】
次に、バリア層104として、例えばTi膜104aを30nm、TiN膜104bを20nm、Ti膜104cを5nm、順次スパッタリングにより積層する(図1(B))。このスパッタリングのターゲットとしてTi(チタン)ターゲットを用いる。このバリア層104はAl−Cu合金配線層に従来から用いられており、Ti膜はAl−Cu合金配線層の配向性を良くして膜質を向上させ、及びTiN膜はAlとTiの反応性を抑える働きをする。
【0025】
次に、Al−Cu合金配線層として、Al−Cu膜106をスパッタリングによりたとえば400nm成膜する(図1(C))。このときのスパッタリング成膜室の容積は、スパッタリング成膜中は一定の容積で固定されていればよい。スパッタリングの成膜温度はたとえば230℃、成膜材料はAl−Cu合金(Cu含有率:0.5%)のターゲットを用いることができる。このスパッタリングを行う間、成膜室内の窒素含有濃度を、所定の窒素含有濃度(12ppmより高くかつ1000ppmより低い濃度)にしておく。窒素含有濃度の調節は、Arガスと窒素添加Arガスの流量により、すなわち、窒素を添加することにより調節する。成膜室内の残留ガス分圧から算出される成膜室内の窒素含有濃度(単位:ppm)と窒素添加Arガスから算出される換算窒素流量(単位:sccm)との相関関係が比例関係にあるかの確認については、後述する試験配線の形成方法で説明する。
【0026】
この実施の形態では、窒素添加Arガスとして、成膜室内の窒素含有濃度が200ppm未満の場合には、0.1%窒素添加Arガスを、また、200ppm以上の場合は0.5%窒素添加Arガスを用いている。後述する試験配線では、窒素含有濃度が57ppmと120ppmとの場合に0.1%窒素添加Arガスを用い、窒素含有濃度が207ppmと500ppmとの場合に0.5%窒素添加Arガスを用いて形成している。
【0027】
Al−Cu膜106の上面に、反射防止膜(ARM:anti-reflective material)108として、Ti膜108aを5nm、及びTiN膜108bを50nm順次スパッタリングにより積層する(図1(D))。このスパッタリングのターゲットとしてTi(チタン)ターゲットを用いる。この反射防止膜108は、前述のバリア層104の働きに加えて、配線のホトリソエッチングによるパターニング工程での露光の反射を防止するものである。
【0028】
このようにして、バリア層104、Al−Cu膜106及び反射防止膜108を含む配線層110が形成される。この配線層110を公知のホトリソエッチング技術により所望の配線パターンにパターニングして配線が形成できる。
【0029】
この実施の形態の形成方法に従って形成された半導体素子のAl−Cu合金配線層のEM寿命は、後述する実験結果からも明らかなように、窒素をできるかぎり成膜室中に存在させないようにした従来の形成方法に従って形成されたAl−Cu合金配線層の場合よりも向上している。
【0030】
また、この配線層の形成方法は、従来から用いられている配線形成方法の金属配線層をスパッタリングにより成膜する際に、成膜室中に微量の窒素を存在させてスパッタリングを行うだけで良い。よって、この発明の形成方法によれば、工程の増加や新たな装置を必要とせず、しかも形成される配線層のEM耐性を容易に向上させることができる。
【0031】
成膜室中の窒素含有濃度を制御する方法として、以下のような手順も考えられる。バリア層を複数のTi膜とTiN膜とで積層する構成とし、かつバリア層の最上層をTiN膜とする。バリア層の最上層のTiN膜をスパッタリングするさいに、成膜ガスとして窒素のみを用いて成膜する。このように窒素のみを成膜ガスに用いて、TiN膜のスパッタリングを行うと、過剰の窒素がTiN膜中にとりこまれる。次に、バリア層の最上層のTiN膜上にAl−Cu膜をArガスを成膜ガスに用いてスパッタリングにより成膜する。この際の加熱により、TiN膜中に存在していた過剰の窒素が、成膜室中に放出される。これにより、Al−Cu膜のスパッタリングの際に、窒素添加Arガスを用いずに成膜室中に窒素を含有させることができる。バリア層の最上層のTiN膜の膜厚と、Al−Cu膜のスパッタリングの際の成膜温度とにより、窒素含有濃度の制御を行う。好ましくは、この成膜温度は、200℃〜400℃の範囲内とするのが良い。
【0032】
この配線層の形成方法によれば、従来の窒素をできるかぎり成膜室中に存在させずにAl−Cu合金配線層を形成した場合よりもEM寿命を向上させることができる。
【0033】
また、この配線層の形成方法は、従来から用いられている配線形成方法において、バリア層の最上層のTiN膜をスパッタリングにより成膜するさいに、成膜ガスに窒素のみを用いてスパッタリングするだけで良い。よって、工程の増加や新たな装置を必要とせず、容易にEM耐性を向上させることができる。
【0034】
2.EM耐性試験
(2−1)試験配線の形成
上述の金属配線層形成方法を用いて試験配線を形成し、これについて累積故障率の測定試験、すなわちEM耐性試験を行う。
【0035】
図2に試験配線の構造概略図を示す。試験配線は、一定区間毎に上又は下にシフトされた二層レベルの配線になっており、第1配線層(M1層と称する)と第2配線層(M2層と称する)は、スルーホール(TH:Through Hole)に設けられた導電層(TH層と称する)で接続されている。
【0036】
図2(A)は、試験配線200を上面から見た図であり、配線パターンがわかるように配線層部分のみを示し、酸化膜等を省略している。このような配線パターンを持った試験配線200を、電極パッド204a及び204bに接続して通電することにより、EM耐性試験を行う。スルーホール(TH)形成領域202は、同一のハッチングが示されている部分すべてがTH形成領域202を表している。M1層208及びM2層210についても同様である。この構成例では、図の紙面に垂直な方向に上下方向をとって示してあり、M1層208は下側位置のレベルにあり、また、M2層210は上側位置のレベルにある。
【0037】
図2(B)は、図2(A)中に示した領域206の拡大図である。隣接する順次の第1配線層(M1層)208は、TH層221を介してこれらM1層208の中間にある第2配線層(M2層)210と接続されている。すなわち、試験配線200は、M1層→TH層→M2層→TH層→M1層という接続の繰り返しで構成されている。
【0038】
この試験配線200は、配線幅W:2.0μm、配線長L:5000μm及びスルーホール(TH)設置箇所すなわちTH層221の設置箇所:50箇所(設置間隔S:100μm)の配線パターンで形成されている。ここで、設置間隔SはTHの中心間の距離である。また、TH層221は、一つのスルーホール形成領域202中に、4個設けられており、それぞれのTH層221が配線幅方向に等間隔で、直線的に設けられている。2つのTH層間の距離は0.26μmである。さらに、上面から見たTH層221の形状は、0.26μm×0.26μmの正方形である。
【0039】
試験配線は、窒素添加Arガスを成膜室中に導入するガスボンベの切り換えのため、第1回配線試験(RUN1)と第2回配線試験(RUN2)にわけて形成している。成膜室中の窒素含有濃度が、RUN1は200ppm未満の場合であり、かつ0.1%窒素添加Arボンベを用いている。同様に、RUN2は200ppm以上の場合であり、かつ0.5%窒素添加Arボンベを用いている。
【0040】
図3は、図2(B)中のI−Iで切断した断面図である。図3(A)は、RUN1の試験配線の断面図、図3(B)は、RUN2の試験配線の断面図である。
【0041】
図3(A)を用いて、RUN1の試験配線の構造を説明する。試験配線は、下地酸化膜212上にパターニングされたM1層208aが形成され、TH層221によって上層のパターニングされたM2層210aと接続されている。M1層208aは、下層から順にバリア層214、Al−Cu膜216及び反射防止膜218が積層されている。バリア層214は、下層から順にTi膜214a、TiN膜214b及びTi膜214cが積層されている。反射防止膜218は、下層から順にTi膜218a及びTiN膜218bが積層されている。TH層221は、バリアメタル220がタングステンプラグ(以下Wプラグと称する。)222aの下面及び側面を覆っている。M2層210aは、下層から順にバリア層224、Al−Cu膜226、反射防止膜228が積層されている。バリア層224は、下層から順にTi膜224a、TiN膜224b及びTi膜224cが積層されている。反射防止膜228は、ホトリソエッチングの際の反射防止のみを目的としているので、TiN膜による単層としている。M1層208aの上面と側面及びバリアメタル220の側面は、酸化膜230a及び230bでそれぞれ覆われている。酸化膜230a及び230bはひとつのつながった酸化膜であるが、膜厚の薄い部分、すなわちM1層208a上面に接している部分を230aとし、及び膜厚の厚い部分すなわち、下地酸化膜212上面に接している部分を230bとしている。酸化膜230a及び230bと、M2層210aとを覆うように、酸化膜232が積層され、さらに酸化膜232の上面全体に窒化膜234が積層されている。
【0042】
RUN2で用いた試験配線は、RUN1と同様の構造をしているが、上層の酸化膜232は設けられておらず、従って、窒化膜236で酸化膜230a及び230bと、M2層210aとを覆っている(図3(B))。
【0043】
試験配線形成の工程について、図4及び図5を用いて概略を説明する。図4及び図5は、それぞれ、図2(B)中のII−IIで切断した断面部分に相当する。M1層及びM2層の成膜条件については、後述する。Al−Cu膜をスパッタリングする成膜室中の窒素含有濃度は、Arガスと窒素添加Arガスのそれぞれの流量を調節することで制御している。
【0044】
まず、前述の配線層の形成方法と同様の条件で、下地酸化膜212上にM1層207を形成する(図4(A))。下地酸化膜212には、P−TEOSを用いている。
【0045】
このM1層207を公知のホトリソエッチング技術により、上面から見たパターンが図2(A)に示したパターンのM1層208部分になるようにパターニングする(図4(B))。このパターニングで残存した、互いに隣接するM1層パターンを208a及び208bで示す。このパターン間の間隙を208cで示す。ただし、図2(A)のTH形成領域202の下部にも、M1層208は存在している。次いで、酸化膜230を形成し、その後、公知の平坦化技術(CMP:Chemical Mechanical Polishing)により平坦化する(図4(C)及び図4(D))。
【0046】
公知のホトリソエッチング技術により、TH形成予定領域をM1層208a及び208bのそれぞれの表面に達する開口231として、それぞれ、形成する(図4(E))。開口231の中心間の距離は、前述したTH層221の設置間隔Sである。この構成例では、これらの開口231は、両M1層208a及び208bの対向端側に設けている。バリアメタル220を、Tiターゲットを用いた窒素との反応性スパッタリングによりTiN膜で形成する(図示せず)。次いで、CVD技術によりタングステン(W)膜222を700nm成膜する(図5(A))。W膜222は、それぞれの開口231を埋め込んでいる。
【0047】
CMPにより酸化膜230a及び230bの表面までW膜222の平坦化を行って、Wプラグ222a及び222bを形成する(図5(B))。これらWプラグ222a及び222bは、開口231中に残存しているタングステン膜の部分で形成されている。さらに、M1層207と同様の工程でM2層209を積層して形成する(図5(C))。公知のホトリソエッチング技術により、上面から見たパターンが図2(A)に示したM2層210部分になるようにパターニングする。このパターニングで残存したM2層パターンを210aで示す(図5(D))。この場合も、図2(A)のTH形成領域202の上部にM2層210は存在している。
【0048】
その後、RUN1では、酸化膜232をCVD(化学気相成長)法により800nmの膜厚で積層する。次いで、水素ガス中、400℃で30分間シンターした後、窒化膜234をプラズマCVD法により400nmの膜厚で積層して試験配線が形成される。RUN2では窒化膜236をプラズマCVD法により400nmの膜厚で積層し、水素ガス中、400℃で30分間シンターして、試験配線が形成される。
【0049】
下地酸化膜の表面のスパッタエッチング及び各層のスパッタリングの条件を以下に示す。表1はM1層の成膜条件を示し、及び、表2はM2層の成膜条件を示している。
【0050】
【表1】
【0051】
【表2】
【0052】
成膜条件として、膜厚(nm)、ガス流量(sccm)、スパッタ電力(kW)及び成膜温度(℃)を示している。ガス流量は成膜室中に流すガスの流量を表しており、Arはアルゴンガス及び窒素は窒素ガスである。加熱Arガスは、成膜温度を上昇させるために用いるアルゴンガスのことである。
【0053】
表1、表2中の※1で示したAr及び加熱Arガスの流量は、成膜室中の窒素含有濃度によって異なるので、詳細を表3及び表4にそれぞれ示している。
【0054】
ここで、各試験配線のAl−Cu膜形成の際のスパッタリングにおける成膜条件を表3及び表4にそれぞれ示す。ここでの成膜材料はAl−Cu(Cu含有率:0.5%)のターゲットを用いている。
【0055】
【表3】
【0056】
【表4】
【0057】
第1回配線試験(RUN1)の条件、すなわち、200ppm未満の窒素含有濃度の条件を表3に示し、及び第2回配線試験(RUN2)の条件、すなわち、200ppm以上の条件を表4に示している。それぞれについて、成膜室中のガス流量(sccm)、残留ガス分圧(Pa)及び窒素含有濃度(ppm)を示している。残留ガス分圧は、水(H2O)、窒素(N2)、酸素(O2)及びアルゴン(Ar)について測定している。この窒素残留ガス分圧(窒素分圧ともいう)とAr残留ガス分圧(Ar分圧)とによって、窒素含有濃度を算出している。
【0058】
窒素含有濃度(ppm)=(窒素分圧(Pa)/Ar分圧(Pa))×106
この分圧から算出した窒素含有濃度と換算窒素流量の関係が、比例関係を保っているかを確認するために、図6及び図7に相関関係のグラフをそれぞれ示している。
【0059】
横軸は換算窒素流量(sccm)及び縦軸は窒素含有濃度(ppm)を表す。図6にRUN1の結果を示し及び図7にRUN2の結果を示している。両グラフともほぼ右上がりの直線を示す。これらの測定結果から、換算窒素流量と窒素含有濃度が比例関係を保っていることがわかる。よって、換算窒素流量を変化させることで、窒素含有濃度を制御できることが確かめられた。
【0060】
表3及び表4に示したように、スパッタリングに混入する窒素の濃度を10ppm〜4000ppmの範囲内の値に設定して試験配線を形成した。RUN1では、窒素含有濃度によって、S1(12ppm)、LV1(57ppm)及びLV2(120ppm)の3つの条件で試験配線を形成している。同様に、RUN2では、窒素含有濃度によって、S2(10ppm)、LV3(207ppm)、LV4(500ppm)、LV5(1033ppm)、LV6(2067ppm)及びLV7(4000ppm)の6つの条件で試験配線を形成している。このとき、RUN1のS1(窒素含有濃度12ppm)とRUN2のS2(窒素含有濃度10ppm)は、窒素添加Arガスを用いずに窒素を含有させないようにスパッタリングを行ったものであるが、通常、すなわち不可避的にこの程度(12ppm以下)の濃度の窒素はスパッタリング時に存在してしまう。よって、S1をLV1及びLV2に対する窒素を混入させなかった場合の基準として、S2をLV3〜LV7に対する窒素を混入させなかった場合の基準として用いてLV1〜LV7の試験配線のEM耐性が向上したかどうかを判断している。
【0061】
(2−2)EM耐性の測定
これらのS1、S2及びLV1〜LV7の試験配線に対して、累積故障率の測定試験を行った。
【0062】
この試験は、初期抵抗に対して10%の抵抗増加をした試験配線を故障(すなわちEM寿命)として、累積故障率(Cumulative Failure)を調べるものである。試験条件は、試験温度200℃及び電流密度1.0E6A/cm 2 の条件で行った。
【0063】
図8にRUN1の累積故障率の試験結果を示し及び図9にRUN2の累積故障率の試験結果を示す。横軸は試験時間(単位:hr)及び縦軸は累積故障率(単位:%)を表している。
【0064】
S1の試験配線の累積故障率は、約139時間で10%程度、約146時間で50%、約158時間で90%に達する。LV1の試験配線の累積故障率は、約163時間で10%程度、約177時間で50%、約181時間で90%に達する。LV2の試験配線の累積故障率は、約201時間で10%程度、約204時間で50%、約219時間で90%に達する(図8)。
【0065】
S2の試験配線の累積故障率は、約10.4時間で5%程度、約11.4時間で50%、約11.7時間で95%に達する。LV3の試験配線の累積故障率は、約15.0時間で5%程度、約16.0時間で50%、約18時間で95%に達する。LV4の試験配線の累積故障率は、約13.6時間で5%程度、約14.2時間で50%、約15.5時間で95%に達する。LV5の試験配線の累積故障率は、約10.8時間で5%程度、約11.5時間で50%、約12.7時間で95%に達する。LV6の試験配線の累積故障率は、約7.2時間で5%程度、約9.1時間で50%、約9.3時間で95%に達する。LV7の試験配線の累積故障率は、約3.5時間で5%程度、約4.2時間で50%、約4.5時間で95%に達する(図9)。
【0066】
RUN1ではLV1及びLV2ともにS1よりも故障するまでの時間が長くなっており、この事実からEM寿命が長くなっていることがわかる。RUN2では、LV3及びLV4について、基準となるS2より明らかに故障するまでの時間が長くなっており、この事実からEM寿命が長くなっていることがわかる。
【0067】
基準となるS1及びS2に対してEM寿命が長くなっていることを分かりやすく示すために、MTF増加率と窒素含有濃度の相関関係を考える。
【0068】
MTF(mean time to failure)は、試験した母体数の累積故障率が50%に達する時間(単位:hr)であり、図8、図9の結果から求めることができる。
【0069】
RUN1では、S1を基準にしてMTFの値の増加率(MTF増加率)をLV1、LV2について算出した。RUN2でも同様に、S2を基準にしてLV3〜LV7のMTF増加率を算出した。
【0070】
表5に各窒素含有濃度でのMTFの値及びMTF増加率を示す。MTF増加率が正の値をとっていれば、MTFが大きくなっており、また、負の値をとっていれば、MTFが小さくなっていることがわかる。
【0071】
【表5】
【0072】
この窒素含有濃度とMTF増加率の相関関係を図10に示す。グラフの横軸は成膜室中の窒素含有濃度(単位:ppm)を示し及び縦軸はMTF増加率(単位:%)を示している。
【0073】
図10のMTFと成膜室中の窒素含有濃度との関係は、従来から言われているように、1000ppmを超える窒素含有濃度では、MTF増加率が負の値となり、この事実から、従来の成膜室中に窒素を含まないようにスパッタリングした場合よりMTFが小さい値をとっていることがわかる。しかしながら、窒素含有濃度が12ppmを超えて1000ppmを超えない範囲では、MTF増加率が正の値となり、この事実から、従来の成膜室中に窒素を含まないようにスパッタリングした場合よりMTFが大きい値をとっていることがわかる。
【0074】
成膜室中の窒素含有アルゴンガスの窒素含有濃度が50ppm〜500ppmの範囲では、20%以上のMTF増加率を示しているので、この範囲は好適な濃度範囲であることがわかる。また、成膜室中の窒素含有アルゴンガスの窒素含有濃度が100ppm〜250ppmの範囲では、40%前後のMTF増加率を示しているので、この範囲は、より好適な範囲であることがわかる。
【0075】
よって、成膜室中の窒素含有濃度を12ppmより高くかつ1000ppmより低くしてスパッタリングを行うことによりAl−Cu膜を形成した配線は、従来方法にしたがって、すなわち、成膜室中にできるかぎり窒素を含まないようにしてスパッタリングを行うことによりAl−Cu膜を形成した従来の配線よりもMTFの値が大きくなり、しかもEM寿命が長くなる、すなわち、EM耐性が向上することがわかる。
【0076】
【発明の効果】
上述した実施の形態からも明らかなように、この発明の配線形成方法を用いた半導体素子の製造方法によれば、EM耐性の優れた配線を形成できる。
【0077】
また、従来の工程をそのまま用い、Al−Cu合金配線層を形成する際に、成膜ガスに対して窒素を混入させるだけでよいので、工程の増加や新たな装置を用いる必要がない。すなわち、このような手順で容易にEM耐性を向上させることができる。
【図面の簡単な説明】
【図1】(A)〜(D)は、この発明による配線層形成の工程図である。
【図2】試験配線の構造概略図である。
【図3】試験配線の一部の断面図である。
【図4】(A)〜(E)は、試験配線形成の工程概略図である。
【図5】(A)〜(D)は、試験配線形成の工程概略図である。
【図6】RUN1の窒素含有濃度と換算窒素流量の相関関係を表すグラフである。
【図7】RUN2の窒素含有濃度と換算窒素流量の相関関係を表すグラフである。
【図8】RUN1の累積故障率の結果を表すグラフである。
【図9】RUN2の累積故障率の結果を表すグラフである。
【図10】窒素含有濃度とMTF増加率の相関関係を表すグラフである。
【符号の説明】
100:半導体下地
102:下地絶縁膜
104、214、224:バリア層
104a、104c、108a、214a、214c、218a、224a、224c:Ti膜
104b、108b、214b、218b、224b:TiN膜
106、216、226:Al−Cu膜
108、218、228:反射防止膜(ARM)
110:配線層
200:試験配線
202:TH形成領域
204a、204b:電極パッド
206:領域
207、208、208a、208b:M1層
208c:間隙
209、210、210a:M2層
212:下地酸化膜
220:バリアメタル
221:TH層
222:W膜
222a、222b:Wプラグ
230、230a、230b、232:酸化膜
231:開口
234、236:窒化膜
Claims (3)
- スパッタリング成膜室においてAl−Cu合金配線層をスパッタリング形成するにあたり、成膜室中の窒素含有アルゴンガスの窒素含有濃度を、窒素を添加することにより、不可避的に存在する濃度を超える前記窒素含有濃度であって、1000ppmより低い濃度としてスパッタリングを行う
ことを特徴とする半導体素子の製造方法。 - 前記窒素含有濃度を、57ppmより高くかつ500ppmより低くしてスパッタリングを行うことを特徴とする請求項1に記載の半導体素子の製造方法。
- 請求項1又は2に記載の半導体素子の製造方法において
前記成膜室中の窒素含有アルゴンガスの窒素含有濃度を、アルゴンガスの流量と窒素添加アルゴンガスの流量とを調節することにより制御する
ことを特徴とする半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003173235A JP3841772B2 (ja) | 2002-11-05 | 2003-06-18 | 半導体素子の製造方法 |
US10/697,335 US6835660B2 (en) | 2002-11-05 | 2003-10-31 | Method of manufacturing semiconductor device having metal alloy interconnection that has excellent EM lifetime |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002321279 | 2002-11-05 | ||
JP2003173235A JP3841772B2 (ja) | 2002-11-05 | 2003-06-18 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207676A JP2004207676A (ja) | 2004-07-22 |
JP3841772B2 true JP3841772B2 (ja) | 2006-11-01 |
Family
ID=32232691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003173235A Expired - Fee Related JP3841772B2 (ja) | 2002-11-05 | 2003-06-18 | 半導体素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6835660B2 (ja) |
JP (1) | JP3841772B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060099800A1 (en) * | 2004-11-09 | 2006-05-11 | Chintamani Palsule | Method for fabricating low leakage interconnect layers in integrated circuits |
JP5137332B2 (ja) * | 2006-05-17 | 2013-02-06 | 株式会社アルバック | 成膜装置の運転方法 |
US8525339B2 (en) | 2011-07-27 | 2013-09-03 | International Business Machines Corporation | Hybrid copper interconnect structure and method of fabricating same |
US8796853B2 (en) | 2012-02-24 | 2014-08-05 | International Business Machines Corporation | Metallic capped interconnect structure with high electromigration resistance and low resistivity |
US9312203B2 (en) | 2013-01-02 | 2016-04-12 | Globalfoundries Inc. | Dual damascene structure with liner |
TW201447990A (zh) * | 2013-01-24 | 2014-12-16 | Ps4 Luxco Sarl | 半導體裝置及其製造方法 |
CN104124204A (zh) * | 2013-04-28 | 2014-10-29 | 无锡华润上华科技有限公司 | 一种改善半导体工艺流程中铝残留的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5019234A (en) * | 1990-06-08 | 1991-05-28 | Vlsi Technology, Inc. | System and method for depositing tungsten/titanium films |
JPH0758203A (ja) | 1993-08-17 | 1995-03-03 | Sony Corp | 半導体装置の配線構造及びその製造方法 |
JPH0945688A (ja) | 1995-07-28 | 1997-02-14 | Sony Corp | 配線構造及びその形成方法 |
-
2003
- 2003-06-18 JP JP2003173235A patent/JP3841772B2/ja not_active Expired - Fee Related
- 2003-10-31 US US10/697,335 patent/US6835660B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040092130A1 (en) | 2004-05-13 |
US6835660B2 (en) | 2004-12-28 |
JP2004207676A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
KR100211627B1 (ko) | 다층배선을 가지는 반도체장치 및 그 제조방법 | |
US6436825B1 (en) | Method of copper barrier layer formation | |
US5898221A (en) | Semiconductor device having upper and lower wiring layers | |
US6410986B1 (en) | Multi-layered titanium nitride barrier structure | |
KR20000048295A (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
US6162649A (en) | Method of manufacturing ferroelectric memory device | |
JP3841772B2 (ja) | 半導体素子の製造方法 | |
JPH09293783A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4703349B2 (ja) | アモルファス膜の成膜方法 | |
CN100459099C (zh) | 铜互连的半导体器件的制造方法及其结构 | |
US20080014739A1 (en) | Silicon nitride/oxygen doped silicon carbide etch stop bi-layer for improved interconnect reliability | |
JPH0653337A (ja) | 半導体装置の製造方法 | |
KR20000012027A (ko) | 반도체장치의제조방법 | |
US7229914B2 (en) | Wiring layer structure for ferroelectric capacitor | |
JP2005197602A (ja) | 半導体装置およびその製造方法 | |
JP2010536159A (ja) | 半導体装置及びその製造方法 | |
CN1244144C (zh) | 形成低介电常数介电层的方法及导电内连线结构 | |
JP3495034B1 (ja) | 半導体装置の製造方法 | |
JP2007027392A (ja) | 半導体装置およびその製造方法 | |
JP2001230254A (ja) | 半導体装置およびその製造方法 | |
KR100353657B1 (ko) | Aㅣ/Ti적층배선과그의형성방법및배선구조 | |
US20050032356A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100213208B1 (ko) | 반도체 장치의 층간 절연막 형성 방법 | |
TW478097B (en) | Manufacture method of barrier layer with sandwich structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |