KR100353657B1

KR100353657B1 - Aㅣ/Ti적층배선과그의형성방법및배선구조

Info

Publication number: KR100353657B1
Application number: KR1019970017106A
Authority: KR
Inventors: 다다시 나라따; 유스께 하라다
Original assignee: 오끼 덴끼 고오교 가부시끼가이샤
Priority date: 1996-07-10
Filing date: 1997-05-02
Publication date: 2002-11-18
Also published as: TW337605B; EP0818821B1; DE69733596D1; JPH1027797A; US5982037A; DE69733596T2; EP0818821A3; KR980012400A; EP0818821A2

Abstract

Ti (티타늄) 층과 Al (알루미늄) 또는 Al 합금으로 된 Al 층이 이 순서대로 베이스 위에 형성되며 또한 Ti 와 Al 간의 반응과 핀홀의 발생을 막을 수 있는 Al/Ti 적층배선을 형성함에 있어, 본 발명은 다음과 같은 특징을 갖는 바, 즉 Ti 층에 인접한 부분에서 Al 층은 Ti 와 Al 간의 반응을 막을 수 있는 농도로 Si 을 함유한다는 것이다. 또한, 상기 인접 부분위의 Al 층부분에 함유된 Si 의 농도는 최대에서도 상부 Al 층에 핀홀을 발생시키는 농도보다 작도록 되어 있다·

Description

Al/Ti 적층배선과 그의 형성방법 및 배선구조{Al/Ti LAYERED INTERCONNECTION AND METHOD OF FORMING SAME}

본 발명은 반도체의 배선등으로 주로 사용되는 Al/Ti 적층배선 구조 및 이를 형성하는 방법에 관한 것이다.

Al/Ti 적층배선은 일렉트로미그레이션 (EM) 에 대한 우수한 저항을 갖는 배선으로 알려져 있다. Ti (동상 (0002) 면으로 배향됨) 위에 형성된 Al 이 (111) 면으로 강하게 향하고 또한 Al 층에 Ti 가 소량 함유되어 있는 배선이 강화되기 때문에, EM 저항이 향상되는 것으로 생각되고 있다. 그러나, 단순히 Ti 층과 Al 층을 서로 적층함으로써 형성되는 구조가 사용될 때는, 400℃ 이상의 온도에서 (반도체 장치의 제조 과정에서 자주 사용되는) 열처리 때문에 상기 두 층의 계면에서 화학 반응이 일어난다. 이에 대해서는, 예컨데 App1. Phys. Lett., vo1.23, No.2;15, p.99 (1973) 및 J.App1. Phys.69(7), p.3907 (1991) 을 참고할 수 있다.

그러므로, Si 을 함유하는 Al 층이 Al/Ti 적층배선에서 Al 층으로 사용되고 있는 것이다. 이는, Al 층에 Si 가 함유되어 있기 때문에 Ti 와 Al 간의 반응이 억제되기 때문이다. 이에 대해서는, 본 출원인의 발명자들이 개시한 "Extended Abstracts of the 1994 International Conference on Solid State Devices and MateriAls, Yokohama, 1994, pp.952-954'' 을 참고할 수 있다.

본 출원인의 발명자들이 행한 면밀한 조사에 의하면, Si 가 Al/Ti 적층배선의 Al 층에 함유될 때, Si 의 농도에 따라 핀홀이 Al 층에 발생함이 밝혀졌다.

이에 대해서는 뒤에서 상세히 설명토록 한다.

표면에 BPSG (Boro-Phospho silicate glass) 막이 형성된 실리콘 기판의 BPSG (Boro-Phospho silicate glass) 막에, 50 nm 두께의 Ti 층과 500 nm 두께의 Al 층 (뒤에서 상술토록 한다) 을 스퍼터링 공정으로 연속적으로 형성하여 시료를 준비했다. 그러나, Al 층을 (1) : Al-Cu 층 (즉; Al-Cu 합금층에는 Si 가 함유되어 있지 않다), (2) : Al-0.3%Si-Cu 층, (3) : Al-0.5%Si-Cu 층, (4) : Al-0.8%Si-Cu 층, (5) : Al-2.0%Si-Cu 층으로 하는 다섯 개의 표준 시료를 준비하였다. 여기서, Al-0.3%Si 및 Al-0.5%Si 은 Si 가 Al 에 각각 0.3 % 및 0.5 % 씩 함유되어 있다는 뜻이다. 스퍼터링시의 막형성 조건은 다음과 같다: Ti 층의 막형성온도와 막형성 압력 및 파워는 각각 100℃ 와 3 mTorr 및 1 KW 이다. 또한, Al 층의 막형성 온도와 막형성 압력 및 파워는 각각 250℃ 와 2 mTorr 및 9 KW 이다. 스퍼터링과 같은 적층 과정이 완료된 바로 직후 다음 과정으로 넘어가기 전 상태 (이하; ''as-depo'' 라 한다) 에서, 위와 같이 준비된 시료의 표면을 주사형 전자 현미경 (SEM) 으로 관찰하여 사진을 찍었다. 여기서, 주사형 전자 현미경으로 약 12,000 배 확대된 SEM 사진을 취했다. 또한, 각각의 사진에서 525 ㎛²에 대응하는 영역에서 핀홀이 발생했는가를 조사하였다. 여기서, 각 표준 시료에 대해 직경이 약 0.05㎛ 보다 큰 핀홀의 개수를 측정했다. Si 농도가 중량비로 0.3, 0.5 및 0.8 % 인 각각의 표준 시료에 대해 핀홀의 개수를 측정 결과의 일부로서 도 9 에 막대 그래프로 도시하였다. 도 9 로부터 알 수 있듯이, Si 농도가 중량비로 0.3 % 인 Al 층을 갖는 Al/Ti 적층배선에서는 핀홀이 관찰되지 않았지만, Si 농도가 중량비로 0.5 % 이상인 Al 층을 갖는 Al/Ti 적층배선에서는 많은 핀홀이 관찰되었다. 도 10(a) 은, Si 농도가 중량비로 0.8 % 인, 즉 Al-0.8wt%Si-Cu/Ti 층이 형성되어있는 Al/Ti 적층배선의 SEM 사진 표면의 사본을 나타내는 도면이다. 도 10(b) 는, Si 농도가 제로인, 즉 Al-Cu 층이 형성되어 있는 Al-Cu/Ti 적층배선의 SEM 사진 표면의 사본을 나타내는 도면이다. 도 1O(a) 에서는 핀홀이 발생했고 도 10(b) 에서는 핀홀이 발생하지 않았음을 알 수 있다. 표준 형태로 각각 주어진 시료를 질소 분위기에서 약 410℃, 450℃ 및 500℃에서 30분간 열처리했을 때도, 핀홀이 생기는 상황은 as-depo 상태에서 실질적으로 변하지 않았다. 위의설명으로부터 알 수 있는 바와 같이, Al/Ti 적층배선의 Al 층에 함유되어 있는 Si 농도에 따라 Al 층에 핀홀이 발생한다.

핀홀은 공동(void)을 발생시키며 또한 일렉트로미그레이션에 대한 저항을 감소시킬 우려가 있는 것으로 알려져 있다. 반도체 장치의 미세화 기술의 진보와 함께 배선이 소형화가 될수록 상기와 같은 우려도 증가하게 된다.

위와 같은 문제를 회피하기 위해 Si 을 Al 층에 함유시키지 않거나, 또는 Si 가 함유되는 경우에도, Al 층에 핀홀을 발생시키는데 필요한 양보다 적은 양 (도 9 에 따른 실험 결과로부터 판단하여 중량비로 최대 약 0.3 % 에 해당하는 양) 으로 함유시킬 수 있다. 그러나, 이것은 위에서도 언급했고 또 뒤에서 도 11 을 참고로 자세히 설명하겠지만, Ti 및 Al 간의 반응에 기인하여 배선저항이 저하되게 된다. 도 11 은, 핀홀의 발생여부를 결정하기 위해 사용되는 다섯 개의 표준 시료각각의 as-depo 상태에서의 시이트 저항 (Ro) 및 약 410℃, 450℃ 와 500℃ 에서 열처리를 받은 각 시료의 시이트 저항으로부터 시이트 저항의 변화율 △R/Ro 을 계산하여 각 열처리 온도에 대해 상기 시이트 저항의 변화율을 플롯팅한 선도이다. 도 11 에서, 검은 점 또는 원으로 표시된 것은 Al/Ti 직층배선의 Al 층이 Al-Cu 층임을 나타낸다. 흰 원으로 표시된 것은 Al 층이 Al-0.3%Si-Cu 층임을 나타낸다. 검은 사각형으로 표시된 것은 Al 층이 Al-0.5%Si-Cu 층임을 나타낸다. 흰 사각형으로 표시된 것은 Al 층이 Al-0.8%Si-Cu 층임을 나타낸다. 또한, 흰 삼각형으로 표시된 것은 Al 층이 Al-2.0%Si-Cu 층임을 나타낸다.

도 11 에서, Si 농도가 중량비로 0.3 % 인 Al 층을 갖는 Al/Ti 적층배선의 경우에는 시이트 저항의 변화가 열처리 전후에 여전히 큼을 알 수 있다. 반대로, Si 농도가 중량비로 0.8 % 및 2.0 %·인 Al 층을 갖는 Al/Ti 적층배선의 경우에는 시이트 저항의 변화가 시료의 열처리 전후에도 거의 같음을 알 수 있다. 따라서 실험 결과로부터 알 수 있듯이, Ti 및 Al 간의 반응에 기인한 배선저항의 변화를 제어하기 위해, Al 층에 함유되는 Si 의 농도를 적어도 중량비로 0.8 % 로 하는 것이 바람직하다. 그러나, 이것도 핀홀의 발생을 막을 수 없다.

Ti 및 Al 간의 반응을 회피하고 Al 층에서 핀홀의 발생을 막을 수 있는 구성을 갖는 Al/Ti 적층배선에 대한 요구가 있어왔다. 또한, 이러한 Al/Ti 적층배선을 쉽게 형성할 수 있는 방법을 제시하는 것도 필요하다.

도 1 은 본 발명의 제 1 실시예에 따른 Al/Ti 적층배선의 구성을 나타내는 단면도.

도 2(a) 및 2(b) 는 특히 Al 층을 형성하는 방법, 및 서로 다른 조성을 갖는 Al 층이 하나의 막형성 챔버와 하나의 타겟으로 형성되는 예를 각각 보여주는 도면.

도 3 은 본 발명에 따른 시료 (Al/Ti 적층배선) 의 표면을 주사형 전자 현미경으로 관찰하여 얻은 사진의 사본을 보여주는 도면.

도 4 는 제 1 실시예에 대한 설명으로, 도 1 에 도시된 Al/Ti 적층배선의 시이트 저항 제어의 열처리에 대한 효과를 설명하는 도면.

도 5 는 제 2 실시예를 설명하는 공정도 (No.1) 이며, W (텅스텐) 플러그를 사용하여 다층배선을 형성하는 방법에 본 발명이 적용되는 예를 보여주는 도면.

도 6 은 제 2 실시예를 설명하기 위한 도 5 에 이은 공정도 (No.2).

도 7 은 제 3 실시예를 설명하는 공정도 (No.1) 이며, Al 고온 스퍼터링 공정 또는 Al 고온 재유동 공정으로 다층배선을 형성하는 방법에 본 발명이 적용되는 예를 보여주는 도면.

도 8 은 제 3 실시예를 설명하기 위한 도 7 에 이은 공정도 (No.2).

도 9 는 Al/Ti 적층배선의 Al 층에 함유된 Si 의 농도와 핀홀 발생과의 관계를 보여주는 도먼.

도 1O 은 핀홀의 발생시와 발생되지 앉을 때의 SEM 사진의 사본을 보여주는 도면.

도 11 은 Al/Ti 적층배선의 Al 층에 함유된 Si 의 농도와 열처리 후의 Al/Ti 적층배선의 시이트 저항 변화율 사이의 관계를 보여주는 도면.

* 도면의 주요부분에 대한 부호의 설명 *

11 : 베이스 (기판) 13 : Ti 층

15 : Al 층 17 : Al/Ti 적층배선

21 : 막형성 챔버 23 : 타겟

그러므로, 본 출원의 발명자들은, Ti (티타늄) 층 및 Al (알루미늄) 또는 Al 합금으로 된 Al 층이 이 순서대로 베이스 또는 기판에 형성되는 Al/Ti 적층배선에 적합한 다음과 같은 구성을 창안해냈다.

즉, Ti 층에 인접한 부분에서 Al 층은 Ti 와 Al 간의 계면반응을 억제할 수 있는 농도로 Si (실리콘) 을 함유한다. 또한, 상기 인접 부분위에 있는 부분에 함유된 Si 농도는 최대에서도 상부 Al 층부분에 핀홀을 발생시키는 농도보다 작게 되어 있다.

본 발명에 따르면, Si 는 Ti 와 Al 간의 반응을 억제시키는 것이 필요한 부분에만 필요한 양만큼 함유되어 있고 그 외의 부분에는 Si 가 최대한 함유되어 있지 않는 (Si 가 함유되지 않는 경우도 포함) 구성의 Al 층을 갖는 Al/Ti 적층배선을 얻을 수 있다. 그러므로, Ti 와 Al 간의 반응과 핀홀의 발생을 억제할 수 있는 Al/Ti 적층배선을 실현할 수 있는 것이다.

본 발명의 실시예에 있어, 상부 Al 층부분에 함유된 Si 농도는 최대 중량비로 0.3 % 인 것이 바람직하다. 그 이유는, Si 농도의 상한이 위와 같이 정해지면, 도 9 의 실험 결과로부터 알 수 있듯이 Al 층에 핀홀이 발생하지 않기 때문이다. 또한, 상부 Al 층부분의 두께를 Ti 층에 인접한 부분에 상응하는 Al 층부분의 두께보다 두껍게 하는 것이 바람직하다. 그 이유는, Ti 층에 인접한 Al 층부분이 지나치게 두꺼우면 Al층에 대한 비율이 커져 핀홀발생의 위험이 초래되기 때문이다. 그러므로, Ti 층에 인접한 부분에 상응하는 Al 층부분은 비교적 얇게 만들어진다. 이러한 경우, 상부 Al 층부분의 두께가 Ti 층에 인접한 부분에 상응하는 Al 층부분의 두께보다 얇으면, (1) : 상부 Al 층부분이 Ti 층에 인접한 부분에 함유된 Si 의 영향을 받기 쉽기 때문에, 핀홀 발생의 위험이 생기기 쉽고, (2) : Al/Ti 적층배선의 전체 두께가 얇게 되므로 배선저항이 증가하게 된다. Ti 층에 인접한 Al 층부분에 함유되는 Si 농도, 즉 Ti 와 Al 간의 반응을 막을 수 있는 Si 농도의 결정에 대해서는, 배선 저항의 변화를 어느 정도 허용할 것인가를 고려하여 Si 농도를 최대한 낮게 설정할 수도 있다. 하지만, Si 농도를 위와 같이 한정할 필요는 없다. 도 11 과 관련한 실험예로부터 판단하건데 Si 농도가 중량비로 0.8 % 을 초과하게 되면 저항-변화 제어효과가 실질적으로 포화되기 때문에 (즉: 저항 변화율이 Si 농도가 중량비로 0.8 % 인 표준의 경우와 또 Si 농도가중량비로 0.2 % 인 표준의 경우와 거의 같게 되기 때문에), Si 농도는 0.8 % 을 초과할 수 있고 또한 가능한 낮게 할 수도 있다.

또한, 베이스위에 Ti 층을 형성하는 단계와, Al 또는 Al 합금으로 Al 층을 Ti 층위에 형성하는 단계를 갖는 Al/Ti 적층배선을 형성하는 본 발명의 방법에 따르면, Al 층은, Ti 및 Al 간의 계면반응을 억제할 수 있는 농도로 Si 가 Al 층에 함유되는 조건에서 Al 층부분을 형성하는 제 1 단계와, Al 층에 Si 가 함유되지 않거나 또는 Si 농도가 최대에서도 Al 층에 핀홀을 발생시키는 농도보다 작은 조건에서 Al 층부분을 형성하는 제 2 단계를 진공하에서 연속적으로 실행함으로써 형성된다. 여기서 "진공하에서" 라는 말은 상기 제 1 단계에서 형성된 Al 층부분이 산화되지 않고 제 2 단계로 전달되는 것을 의미한다.

이러한 방법의 일예로서, 소정 양의 Si 을 함유하는 Al 타겟이 제공되는 하나 이상의 제 1 막형성 챔버와, Si 을 함유하지 않거나 상기 소정량 이하로 Si을 함유하는 타겟이 제공된 제 2 막형성 챔버 및, 시료를 대기에 노출시키지 않고 상기 막형성 챔버 사이로 전달시킬 수 있는 전달기구를 구비하는 스퍼터 장치를 사용하는 방법이 있다. 또한, 더 간단한 방법으로서 다음과 같은 방법도 있다.

즉, 베이스위에 Ti 층을 형성하는 단계와 Al 또는 Al 합금으로 Al 층을 Ti 층위에 형성하는 단계를 갖는 Al/Ti 적층배선을 형성하는 방법이 제시되어 있는데, 이 방법에서 Al 층은, Si 을 함유하지 않는 타겟 또는 Si 가 함유되더라도 Al 층에 핀홀을 발생시키는 농도보다 적은 농도로 Si 을 함유하는 타겟을 이용하는 스퍼터링 공정과, 또한 불활성 가스와 실란 가스로 된 스퍼터 가스로 사용되는 혼합가스 - 이 혼합가스는 Al 층의 Si 가 Ti 와 Al 간의 계면반응을 억제시킬 수 있는 농도가 되도록 실란 가스를 포함한다 - 를 사용하여 Al 층부분을 형성하는 제 1 단계, 스퍼터 가스로서 불활성 가스를 사용하여 Al 층부분을 형성하는 제 2 단계를 막형성 챔버내에 진공을 유지시키면서 연속적으로 실행함으로써 상기 막헝성 챔버안에서 형성된다.

본 발명에 따르면, Al 층을 형성하는데 필요한 상기 막형성 챔버와 타겟을 각각 하나로 할 수 있다. 그러므로, 다수의 막형성 챔버를 사용하는 경우에 비해 저렴한 제조공정을 실현할 수 있는 것이다.

본 출원의 전형적인 발명의 예들을 이상으로 간단히 설명하였다. 그러나, 본 출원의 다양한 발명과 그들 발명의 구체적인 구성은 이하의 상세한 설명으로부터 이해할 수 있을 것이다.

본 명세서가 본 발명의 요지를 게시하는 청구범위로 끝을 맺게 되지만, 본 발명의 목적, 특징 및 이점 그리고 여타의 사항들은 첨부된 도면을 첨부로 설명한 이하의 상세한 설명으로부터 잘 알 수 있을 것이다.

이하, 본 발명에 따른 Al/Ti 적층배선 및 이의 성형방법에 관한 바람직한 실시예들 첨부된 도면을 참고로 설명한다. 상세한 설명과 관련한 각 도면에는, 구성요소의 치수, 형상 및 배치상태가 본 발명의 이해에 필요한 정도로 개략적으로 도시되어 있다. 도면에서 서로 유사한 구성요소에 대해서는 동일한 참조부호를 부여했으며, 따라서 몇몇 공통된 구성요소들에 대한 설명은 생략하였다.

먼저, 도 1 내지 4을 참고로 제 1 실시예를 설명한다. 도 1 에는, 제 1실시예에 따른 Al/Ti 적층배선구조가 개략적으로 도시되어 있다. 도 1에서 참조번호 "11" 는 Al/Ti 적층배선이 형성되어 있는 임의의 기판 또는 베이스를 나타낸다. 참조번호 "13, 15, 15a, 15b 및 17" 는 본 발명에 따른 Ti 층, Al 층, Ti층 (13) 에 인접하여 형성된 Al 층부분, Al 층부분 (15a) 위에 형성된 Al 층부분 및 Al/Ti 적층배선을 각각 나타낸다. Ti 층 (13) 에 인접한 Al 층부분 (15a) 은 Ti 와 Al 간의 계면반응을 억제할 수 있는 농도로 Si (실리콘) 을 함유하고 있다. 상부 Al 층부분 (15b) 은, Si 농도가 최대에서도 상부 Al 층부분 (15b) 에 핀홀 (pin hole) 을 발생시키지 않는 농도보다 낮은 농도로 되어 있는 부분이다 (Si 농도가 제로일 수도 있다).

도 1 을 참조로 설명한 시료는 다음과 같이 만들 수 있다. 이제, 표면위에 형성된 BPSG (Boro-Phospho silicate glass) 막 (도시안됨) 을 갖는 실리콘 기판(11) 이 베이스 (11) 로서 사용되는 예를 고려해 보자. (1) 50nm 의 두께를 갖는 Ti층 (13), (2) 중량비로 Al 에 대해 0.8% 인 Si 및 Cu 을 함유하고 두께가 50nm 인 Al-0.8%Si-Cu 층, (3) Cu 는 함유하고 Si 는 함유하지 않는 두께가 45nm 인 Cu-Al 층을, 막형성 챔버에 진공을 유지하면서 스퍼터링 공정으로 실리콘 기판의 BPSG 막위에 연속적으로 형성한다. Ti층 (13) 을 형성하는 스퍼터링시의 조건으로서, 막형성 온도 (기판 가열온도) 는 실온 ∼ 300℃ 의 적절한 온도로, 막형성 챔버 내부의 압럭은 1 mTorr ∼ 6 mTorr 의 적절한 압력으로, 그리고 파워는 1 KW ∼ 3KW 의 적절한 파워로 설정할 수 있다. Al-0.8%Si-Cu 층 및 Cu-Al 층을 형성하기 위한 스퍼터링시의 조건으로서, 막형성 온도는 실온 ∼ 600℃ 의 적절한 온도로, 막형성 챔버 내부의 압력은 1 mTorr ∼ 6 mTorr 의 적절한 압력으로, 그리고 파워는 8KW ∼ 12KW 의 적절한 파워로 설정할 수 있다. 막형성 챔버를 진공으로 만들어서 Ti층, Al-0.8%Si-Cu층 및 Cu-Al 층을 연속 성형하기 위한 방법은 다음과 같은 두 방법이 있을 수 있다.

한 방법은, 막형성 챔버를 다수 가지고 있는 소위 다중 챔버형 스퍼터링 장치를 이용하는 방법으로, 이 장치는 시료를 분위기에 노출시키지 않고 진공하에서 각각의 막형성 챔버 사이로 이동시킬 수 있다. 이 경우, Ti 의 타겟은 다중 챔버들중 소정의 챔버안에 놓이며 Al-0.8%Si-Cu 성분을 갖는 타겟은 다른 챔버안에 놓인다. 또한, Al-Cu 성분을 갖는 타겟은 또 다른 챔버안에 놓인다. 이러한 조건에서, 시료가 이들 챔버 사이로 이동하여 각각의 막형성 단계를 연속적으로 수행하게 된다. 다른 방법은 특히 Al층을 형성하는 공정을 고안해내는 방법이다. 즉, 이 방법은 Ti층을 위한 막형성 챔버와 Al층을 위한 막형성 챔버 모두 필요하지만, Al층을위해서는 단지 하나의 막형성 챔버를 사용한다. 이 방법에 대해서는 도 2(a), 2(b) 을 참고로 뒤에서 자세히 설명할 것이다. 하나의 막형성 챔버가 Al 층 형성을 위한 막형성 챔버로 사용된다. Si 을 함유하지 않거나 또는 Si 가 함유된다 해도 Al 층에 핀홀이 발생되는데 필요한 농도보다 낮은 농도로 Si을 함유하는 타겟 (23) 이 한 막형성 챔버 (21) 안에 배치된다. 본 실시예에서, Al-Cu 조성을 갖는 타겟 (23), 즉 Si을 함유하지 앉거나 또는 Si 을 함유하더라도 중량비로 Al 에 대해 0.3% 이하의 Si을 함유하는 타겟 (23) 이 막형성 챔버 (21) 안에 배치된다. 도 2 에서 참조번호 "25" 는 웨이퍼를 나타낸다.Al-0.8%Si-Cu층을 형성하기 위한 제 1 공정에서, 예컨대 아르곤 (Ar) 및 모노실란 (SiH4) 으로 된 혼합가스가 스퍼터링 가스로 사용된다 (도 2(a) 참고). 상기 모노실란 대신에 실란 가스로서 디실란 (Si2H6) 도 사용할 수 있다. Ar 의 약 1/10 의 유량을 갖는 모노실란을 이 아르곤과 혼합함으로써 얻어지는 가스를 Al-Cu 타겟용 스퍼터 가스로 사용하면, Al-0.8%Si-Cu 층이 형성된다. Al-Cu 층을 형성하기 위한 제 2 공정에서, 모노실란을 제외하고 단지 Ar 만이 스퍼터 가스로 사용된다 (도 2(b) 참고).

위와 같이 형성된 시료에서, Al-0.8%Si-Cu 층은 실질적으로 도 1 에 도시된 Ti 층에 인접한 Al 층부분 (15a) 을 구성한다고 고려된다. 또한, Al-Cu 층은 상부 Al 층부분 (15b) 을 형성한다고 고려된다.

Ti 층 (13) 을 형성하기 위한 스퍼터링시의 조건으로서, 막형성 온도는 100℃, 막형성 챔버에 가해지는 압력은 3 mTorr 이고 파워는 1 KW 로 설정하고, 또한 Al-0.8%Si-Cu 층 및 Cu-Al 을 형성하기 위한 스퍼터링시의 조건으로서, 막형성 온도는 250℃, 막형성 챔버에 가해지는 압럭은 2 mTorr 이고 파워는 9 KW 로 설정한 상태에서, 전술한 성형공정에 따라 평가 시료를 형성한다. 다음에, 시료의 표면을 주사형 전자 현미경 (SEM) 으로 관찰하고 사진을 찍는다. 도 3 에는 촬영된 사진의 사본이 도시되어 있다. 다음, 사진에서 525㎛ 에 상응하는 영역에 핀홀이 발생되었는지의 여부를 결정한다. 그러나, 직경이 약 0.05㎛ 보다 큰 핀홀의 개수는 여기서 알 수 있지만, 이 시료에서는 핀홀이 관찰되지 않았다.

또한, 시이트 저항의 변화율 △R/Ro 은 as-depo 시의 저항 Ro 과, 질소 분위기에서 시료를 약 410℃ ~ 450℃ 및 500℃ 의 온도에서 30분간 열처리했을 때의 시이트 저항으로부터 결정할 수 있다. 이 결과는 도 4 에서 비교예와 함께 도시되어 있다. 비교예 1 은 전체 Al층이 Al-Cu 층으로 되어 있는 경우로, 다시말해 Al-Cu/Ti 적층배선을 갖는 표준이다. 비교예 2 는 전체 Al층이 Al-0.8%Si-Cu 로 되어 있는 경우로, 다시말해 Al-0.8%Si-Cu/Ti 적층배선을 갖는 표준이다. 이들 비교예에 사용된 시료를 형성하기 위한 조건은 실시예의 것과 같다. 실시예에서 사용된 시료는 저항 변화율에 있어 비교예 1 에서 사용된 시료보다 작음을 알 수 있다. 한편, 비교예 2 에서 사용된 시료는 저항 변화율에 있어 실시예에서 사용된 시료보다 작지만, 핀홀이 발생되었다 (도 1O(a) 참고).

이상으로부터 알 수 있는 바와 같이, 본 발명의 Al/Ti 적층배선에 따르면 Ti 와 Al 간의 반응에 기인한 배선 저항의 증가를 감소시킬 수 있고 핀홀의 발생도 억제할 수 있다.

지금부터 본 발명의 제 2 실시예를 설명한다.

제 2 실시예는, 본 발명에 따른 Al/Ti 적층배선과 이의 형성방법은 반도체 장치의 다층 배선구조에 적용되는 것이다. 이 실시예에서, 본 발명에 따른 Al/Ti 적층 배선이 제 2층 배선 이후의 배선에 적용되는 일예를 설명할 것이다. 또한, 층간절연막에 형성된 쓰루홀 (throughhole) 에 고융점 금속 플러그, 예컨네 W(텅스텐) 플러그를 삽입하여 발명에 따른 배선을 그 위에 형성하는 예를 설명하도록 한다. 이 설명은 도 5, 6 을 참고로 설명한다. 도 5, 6 은 다층배선을 형성하기 위한 공정의 주요공정에서의 시료의 모양을 단면도로 나타낸 공정도이다.

먼저, 실리콘 기판 (31) 위에 중간절연막 (33) 을 형성하고, 다음에 이 중간절연막 (33) 에 쓰루홀 (33a) 을 형성한다. 이어서, 예컨대 텅스텐으로 이루어진 제 1 층 배선 (35) 을 이 시료위에 형성한다. 다음에, 층간절연막 (37) 을 시료위에 형성하고 쓰루홀 (37a) 을 이 층간절연막(37)에 형성한다 (도 5(a) 참고). 쓰루홀 (37a) 이 형성된 시료에 TiN 층 (39) 과 W 층을 순서대로 형성한다. W 층은 쓰루홀 (37a)을 매립할 수 있을 정도로 두껍게 되어있다. 또한, 시료의 전체표면을 에치백 (etchback) 시켜 W 플러그 (41) 를 스로홀 (37a) 안에 형성한다 (도5(b) 참고).

Ti 층 (43) 과, Ti 와 Al 간의 계면반응을 억제할 수 있는 농도로 Si (실리콘) 을 함유하는 제 1 Al 층 (45a) 및, Si 농도가 최대에서도 Al 층에 핀홀을 발생시키는 농도보다 적은 농도로 되어 있는 제 2 Al 층 (45b) 을, 진공을 유지하면서 스퍼터링 공정으로, 이미 W 플러그 (41) 가 형성된 시료위에 연속적으로 형성시킨다. 이들 층 (43, 45a, 45b) 을 형성하기 위한 스퍼터링시의 조건은 제 1 실시예에 대한 범위에 속하도록 설정되어 있다. 이들 층 (43, 45a, 45b) 을 연속적으로 형성하기 위한 방법으로서는, 제 1 실시예에서 설명한 두 방법중 한 방법을 사용할 수 있다.

이때 Ti 층의 비저항이 Al 의 비저항의 10 배이기 때문에. Ti 층의 두께가 지나치게 두껍고 또 Ti 가 그의 층이 지나치게 얇아 막을 형성하지 못할 때는 배선저항이 증가하게 된다. 그러므로, Ti 층의 두께는 예컨대 약 50nm 로 설정한다. Ti 와 Al 간의 반응을 억제할 수 있다면 제 1 Al 층 (45a) 의 두께는 가능한 얇게 하는 것이 바람직하므로, 그의 두께를 예컨대 약 50 nm 로 설정할 수 있다. 또한, 제 1 Al 층 (45a) 에 함유된 Si 의 농도는 Al 에 대해 예컨대 중량비로 0.8% 로 설정된다. 제 2 Al 층 (45b) 의 두께는 제 1 Al 층 (45a) 의 두께를 포함하여 전체적으로 450nm 내지 700nm 로 설정된다. 구체적으로 설명하면, 제 2Al 층 (45b) 의 두께는, 배선 폭과 막두께간의 관계를 고려하여 요구되는 배선 저항을 얻을 수 있도록, 제 2 Al 층 (45b) 의 두께가 결정된다. 또한, 제 2 Al 층(45b) 에 함유된 Si 의 농도는 Al 에 대해 중량비로 0.3% 이하로 설정된다 (Si 함유율은 물론 제로일 수도 있다). 다음, 이들 층 (43, 45a, 45b) 을 제 2 층 배선형상에 패턴시키고 소결하여 제 2 층배선 (47) 을 형성한다 (도 6(a) 참고). 패턴닝 (patterning) 과 소결의 순서는 바꿀 수도 있다. 또한, 제 3 층 배선 및 그 다음 층배선을 형성하고자 할 때는, 제 2 층에 해당하는 층간 절연막 (49) 을 도 6(b) 에서처럼 적층시키고, 다음에 쓰루홀 (49a) 을 상기 층간 절연막 (49) 내에 형성한다. 이후, 도 5(b) 내지 도 6(b) 와 관련한 공정을 반복한다.

상기 제 2 실시예는, 본 발명에 따른 Al/Ti 적층배선이 제 2 배선 및 그 다음 배선에 적용되는 경우에 대한 것이다. 이는, Ti 가 Al 에 대한 배리어 (barrier) 성이 좋지 못하고 또한 Al/Ti 적층배선을 제 1 층배선으로 사용할 때 Al/Ti 적층배선이 실리콘 기판 (31) 과 직접 접촉하여 사용될 때는 Al 스파이크 (spike) 가 발생하여 누설 (leak) 불량이 일어나기 때문이다. 그러나, 도 5(a) 를 참조로 설명한 공정에서 중간 절연막 (33) 의 쓰루홀 (33a) 에 W 플러그를 삽입한 다음 본 발명에 따른 Al/Ti 적층배선 (47) (도 6(a) 참고) 을 제 1 층배선 (35) 으로 사용하면, W플러그는 Al스파이크의 발생을 막을 수 있게 된다. 그러므로, 본 발명에 따른 Al/Ti 적층배선은 또한 제 1 층배선으로도 사용할 수 있는 것이다.

지금부터, 본 발명의 제 3 실시예를 설명한다.

전술한 제 2 실시예는 W 플러그가 사용된 경우이다. 그러나, 소위 "Al 고온 스퍼터링" (예컨대, IEEE VLSI Multilevel Interconnection Conference, 1990, p.42) 및 "Al 고온 리플로잉 (reflowing)" (예컨대, IEEE VLSI Multilevel Interconnection Conference,1991, p.326) 라고 하는 방법도 다층배선 구조를 형성하는데 이용할 수 있다. 본 발명의 Al/Ti 적층배선은 이들 방법에도 적용될 수 있다. 제 3 실시예는 이들 방법에 관한 것이다. 이에 대해서는 도 7,8을 참조로 설명하도록 한다. 도 7, 8 은 다층배선을 형성하기 위한 공정의 주요공정에서의 시료의 모양을 단면도로 나타낸 공정도이다.

제 2 실시예서 설명한 절차에 따라, 중간 절연막 (33) 을 실리콘 기판 (11) 위에 형성하고 이 중간 절연막 (33) 에 쓰루흘 (33a) 을 형성한다. 또한, W (텅스텐) 으로 된 제 1 층 배선 (35) 과, 층간 절연막 (37) 및 쓰루홀 (37a) 을 중간 절연막 (33) 위에 각각 형성한다. 다음, Ti 층 (43) 을 스퍼터링 공정으로 시료위에 형성한다 (도 7(a) 참고). Ti 층 (43) 형성을 위한 스퍼터링시의 조건은 제 1 실시예에서의 범위내로 설정할 수 있다. Ti 와 Al 간의 계면반응을 억제할 수 있는 농도로 Si 을 함유하는 제 1 Al 층 (45a) 및, Si 농도가 최대에서도 Al 층에 핀홀을 발생시키는 농도보다 적은 농도로 되어 있는 제 2 Al 층 (45b) 을 진공을 유지하면서 스퍼터링 공정으로 시료위에 연속적으로 적층한다. 이들 층 (45a, 45b) 을 연속적으로 형성하기 위한 방법으로서, 제 1 실시예에서 설명한 두 방법중 한 방법을 사용할 수 있다. 제 1 Al 층 (45a) 및 제 2 Al 층 (45b) 의 형성을 위한 스퍼터링시의 조건으로서, Al 이 막형성시 재유동(reflow)이 가능하다면 (즉, 고온 스퍼터링 공정이 행해진다면), 막형성 온도는 예컨대 450℃ 내지 500℃ 로 설정할 수 있다. 또한, 막형성 챔버에 가해지는 압력은 1 mTorr 내지 6 mTorr 로 설정되며 파워는 8 KW 내지 12 KW 로 적절히 설정할 수 있다. 이렇게 해서, 쓰루홀 (37a) 의 내부는 제 1, 2 Al 층 (45a, 45b) 으로 채워진다. 그리고, Al/Ti 적층배선 (47) 은 시료위에 형성된다. 쓰루홀 (37a) 에서의 코팅 특성을 향상시키기 위해, 제 1 Al 층 (45a) 을 형성할 때의 막형성 온도는 150℃ 이하로 낮게 설정할 수 있다. 제 1 및 제 2 의 Al 층 (45a, 45b) 을 형성하기 위해서 다른 방법도 사용할 수 있다. 즉, 제 1, 2 Al 층 (45a, 45b) 을 실온에서 서로 적층시키고 진공을 유지한 채 450℃ 내지 500℃ 의 고온 분위기에 두면 재유동이 발생하고, 이로써 Al 층 (45a, 45b) 을 쓰루홀 (37a) 안에 매립시키는 방법 (고온 재유동법) 도 사용할 수도 있다. 제 1, 2 Al 층 (45a, 45b) 의 두께 및 Si 농도는 예컨대 제 2 실시예에서 설명한 두께와 Si 농도로 설정할 수 있다. 또한, 제 3 층 배선과 그 다음 층배선을 형성하고자 할 때는, 제 2 층에 해당하는 층간 절연막 (49)을 도 8 에서처럼 적층하고, 다음에 쓰루홀 (49a) 을 상기 층간 절연막 (49) 에 형성한다. 이후, 도 7(a) 내지 도 8 을 참조로 설명한 공정을 반복한다. 제 3 실시예의 방법에 따르면, 쓰루홀의 매립과 Al/Ti 적층배선의 형성을 동시에 수행할 수 있기 때문에, 생산량이 제 2 실시예에 비해 향상되게 된다.

지금까지, 본 발명에 따른 Al/Ti 적층배선 및 이의 형성방법을 각각 설명하는 실시예들을 설명했다. 그러나, 본 발명은 이상의 실시예에만 한정되는 것은 아니다. 전술한 설명에서, Cu 을 함유하는 Al 합금을 Al 층으로 하였다. 그러나, Al 및 Si 로 이루어진 Al 층도 사용할 수 있다. 대안으로서는, Cu 를 제외한 다른 원소, 예컨대 Ti, Ni (니켈), Co (코발트) 및 Cr (크롬) 중에서 하나 또는 복수의 원소를 함유하는 Al 층도 Al 층으로서 사용할 수 있다.

전술한 바와 같이 본 발명에 따른 Al/Ti 적층배선에 따르면, Ti 층에 인접한 부분에서 Al 층은 Ti 와 Al 간의 계면반응을 억제할 수 있는 농도로 Si 을 함유한다. 상기 인접한 부분 위에 있는 부분에서의 Si 농도가 최대에서도 상부 Al 층부분에 핀홀이 생길 수 있는 농도보다 작은 농도로 설정되도록, Al 층이 형성된다. 그러므로, Ti 및 Al 간의 반응이 억제될 필요가 있는 부문에서만 Si 가 필요한 양만큼 함유되고 상기 부분이외의 부분에서는 최대한 함유되지 않는 (Si 가 전혀 함유되지 않는 경우도 포함) 구성의 Al 층을 갖는 Al/Ti 적층배선을 얻게 된다. 따라서, Ti 및 Al 간의 반응을 억제할 수 있고 핀홀의 발생도 막을 수 있는 Al/Ti 적층배선을 실현할 수 있는 것이다.

그리고, 본 발명의 Al/Ti 적층배선 형성방법에 따르면, Ti 및 Al 간의 반응을 억제할 수 있고 핀홀의 발생도 막을 수 있는 Al/Ti 적층배선을 쉽게 형성할 수 있다.

따라서, 본 발명은 더욱 미세화된 반도체 장치의 배선 및 그의 형성등에 적용될 수 있다.

지금까지 본 발명을 상기 실시예들을 참고로 설명했지만, 본 발명은 이들 실시예에만 국한되는 것은 아니다. 당 기술분야에 관련된 사람들은 본 발명의 다른 실시예는 물론 상기 실시예에 대한 다양한 변형이 가능함을 알 수 있을 것이다.

그러므로, 이상의 설명은 제한적인 것이 아니고, 상기 실시예들에 대한 다양한 변형이 가능하다.

Claims

Ti(티타늄)을 포함하는 제 1 층; 및

Al (알루미늄) 또는 Al 합금으로 이루어진 Al 층을 구비하는 Al/Ti 적층배선으로서,

상기 제 1 층과 상기 Al 층이 이 순서로 베이스 상에 형성되고,

상기 Al 층은, 상기 제 1 층과 상기 Al 층 사이의 계면반응을 억제할 수 있는 농도인 2.0 중량% 이상으로 상기 제 1 층에 인접한 부분에 Si 를 함유하고,

상기 인접한 부분의 상측에 위치된 상부 Al 층 부분에서의 Si 농도는 최대에서도 상기 상부 Al 층 부분에 핀홀을 발생시키는 농도보다 작은 농도로 설정되어 있으며,

상기 상부 Al 층 부분에 함유된 Si 농도는 0 보다 크고 0.3 중량 % 이하인 것을 특징으로 하는 Al/Ti 적층배선.
제 1 항에 있어서,

상기 상부 Al 층 부분의 두께는 상기 제 1 층에 인접한 부분에 대응하는 상기 Al 층 부분의 두께보다 두꺼운 것을 특징으로 하는 Al/Ti 적층배선.
베이스 상에 Ti (티타늄) 를 포함하는 제 1 층을 형성하는 단계; 및

상기 제 1 층 상에 Al 또는 Al 합금으로 이루어진 Al 층을 형성하는 단계를구비하는 Al/Ti 적층배선을 형성하는 방법으로서,

상기 Al 층은, 상기 제 1 층과 상기 Al 층 사이의 계면반응을 억제할 수 있는 농도인 2.0 중량% 이상의 Si 가 Al 층 부분에 함유되는 조건에서 상기 Al 층 부분을 형성하는 제 1 단계와, Si 농도가 최대에서도 상기 Al 층에 핀홀을 발생시키는 농도보다 작은 조건에서 Al 층 부분을 형성하는 제 2 단계를 진공하에서 연속적으로 실행함으로써 형성되며,

상기 제 2 단계에서 형성되는 상기 Al 층 부분내의 Si 의 농도는 0 보다 크고 0.3 중량% 이하인 것을 특징으로 하는 Al/Ti 적층배선의 형성방법.
제 3 항에 있어서,

상기 제 2 단계에서 형성되는 상기 Al 층 부분은 상기 제 1 단계에서 형성되는 상기 Al 층 부분 보다 두껍게 형성되는 것을 특징으로 하는 Al/Ti 적층배선의 형성방법.
베이스 상에 Ti (티타늄) 를 포함하는 제 1 층을 형성하는 단계; 및

상기 제 1 층 상에 Al 또는 Al 합금으로 이루어진 Al 층을 형성하는 단계를 구비하는 Al/Ti 적층배선을 형성하는 방법으로서,

상기 Al 층은, Si 가 함유되어도 상기 Al 층에 핀홀을 발생시키는 농도보다 작은 농도로 Si 을 함유하는 타겟을 사용하는 스퍼터링 공정에 의해, 스퍼터 가스로서 불활성 가스와 실란 가스로 이루어지는 혼합 가스 사용하여 Al 층 부분을 형성하는 제 1 단계 및 스퍼터 가스로서 불활성 가스를 사용하여 Al 층 부분을 형성하는 제 2 단계를 진공하에서 연속적으로 실행함으로써 동일한 막형성 챔버내에서 형성되며,

상기 혼합가스는, 형성된 상기 Al 층 부분내의 Si 의 농도가 상기 제 1 층과 상기 Al 층 사이의 계면반응을 억제할 수 있는 농도인 2.0 중량% 이상으로 되는 실란 가스를 포함하며,

상기 제 2 단계에서 형성되는 상기 Al 층 부분내의 Si 의 농도는 0 보다 크고 0.3 중량% 이하인 것을 특징으로 하는 Al/Ti 적층배선의 형성방법.
제 5 항에 있어서,

상기 제 2 단계에서 형성되는 상기 Al 층 부분은 상기 제 1 단계에서 형성되는 상기 Al 층 부분 보다 두껍게 형성되는 것을 특징으로 하는 Al/Ti 적층배선의 형성방법.
기판;

상기 기판 상에 형성되며 티타늄으로 이루어진 제 1 배선층;

상기 제 1 배선층 상에 형성되며, 알루미늄과 0.3 중량% 이하의 실리콘으로 주로 이루어진 제 2 배선층; 및

상기 제 1 배선층과 상기 제 2 배선층 사이에 형성되며, 알루미늄과 2.0 중량% 이상의 실리콘으로 주로 이루어진 인터페이스 층을 구비하는 것을 특징으로 하는 반도체 장치에 사용하기 적합한 배선구조.
제 7 항에 있어서,

상기 제 2 배선층의 두께는 상기 인터페이스 층의 두께보다 두꺼운 것을 특징으로 하는 배선구조.
제 8 항에 있어서, 상기 제 2 배선층은 구리, 티타늄, 니켈, 코발트 및 크롬 중에서 하나 또는 다수의 금속을 포함하는 것을 특징으로 하는 배선구조.
기판;

상기 기판 상에 형성되며 티타늄으로 이루어진 제 1 배선층; 및

상기 제 1 배선층 상에 형성되며, 알루미늄과 고농도 영역 및 저농도 영역을 갖는 실리콘으로 주로 이루어지는 제 2 배선층을 구비하며,

상기 고농도 영역은 상기 제 2 배선층과 상기 제 1 배선층 사이의 인터페이스에 형성되어 있으며,

상기 고농도 영역은 2.0 중량% 이상의 농도를 갖고, 상기 저농도 영역은 0 보다 크고 0.3 중량% 이하의 농도를 갖는 것을 특징으로 하는 반도체 장치에 사용하기 적합한 배선구조.
제 10 항에 있어서,

상기 제 2 배선층의 두께는 상기 인터페이스 층의 두께보다 두꺼운 것을 특징으로 하는 배선구조.
제 11 항에 있어서, 상기 제 2 배선층은 구리, 티타늄, 니켈, 코발트 및 크롬 중에서 하나 또는 다수의 금속을 포함하는 것을 특징으로 하는 배선구조.