JPH04186629A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH04186629A
JPH04186629A JP31236290A JP31236290A JPH04186629A JP H04186629 A JPH04186629 A JP H04186629A JP 31236290 A JP31236290 A JP 31236290A JP 31236290 A JP31236290 A JP 31236290A JP H04186629 A JPH04186629 A JP H04186629A
Authority
JP
Japan
Prior art keywords
film
aluminum alloy
melting point
alloy film
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31236290A
Other languages
English (en)
Inventor
Yoshihiko Koike
義彦 小池
Hitoshi Iwasaki
仁 岩崎
Yutaka Misawa
三沢 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31236290A priority Critical patent/JPH04186629A/ja
Publication of JPH04186629A publication Critical patent/JPH04186629A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子の相互配線に係り、特にアルミニ
ウムまたはアルミニウム合金と高融点金属との積層配線
を有する半導体装置及びその製造方法に関する。
〔従来の技術〕
従来の半導体装置が有する集積回路の金属配線の相互接
続用配線材料としては、AQ腹膜中SiあるいはCu等
の添加元素を加えることにより、配線上下の膜との応力
差による断線(ストレスマイグレーション:SM)や、
電流が流れることでAQ粗粒子移動し、ボイドやヒロッ
クが発生することによる断線(エレクトロマイグレーシ
ョン:EM)を低減させてきた。しかし、集積度が向上
するに従い配線幅も細くなり、AQ配線の信頼性を向上
させることが難しくなってきている。そこで、例えば特
開昭62−234346号公報に示すように、SiやC
uと異なる添加元素を加え、へΩ粒界にそれらを析出さ
せることにより粒界強度を強くして耐EM性を向上させ
ている。また、特開昭62−88342号公報に示すよ
うに、耐EM性を向上させるためのAΩ粒子の移動を減
少させる結晶粒の大きな層と、耐SM性を向上させるた
めの結晶粒の小さな層との2層構造とすることを提案し
ている。さらに、AQ合金膜単層ではなく特開昭62−
291147号公報に示すように、AQ合金配線の上面
及び倒置にMo、W等の高融点金属で被覆したり、特願
昭57−159044号公報に示すように、AM合金配
線をAQと遷移金属の合金層で被膜したりしている。し
かし、AQ合金と異種金属とを積層にした場合、AΩ合
金と異種金属との界面における反応により配線抵抗が増
加してしまうゆそこで反応を抑えるために特開昭63−
9954号公報に示すように、AQ合金と高融点金属と
の界面に高融点金属の酸化膜を形成していた。
〔発明が解決しようとする課題〕
従来の半導体装置の有する金属配線のうち、AQ0合金
膜で配線を形成した場合、1ケ所の断線により回路全体
が欠陥となるため、半導体装置の集積度が向上し配線幅
が微細になるにつれ断線による欠陥を増加してしまう。
一方、高融点金属や遷移金属などの異種金属と積層した
場合は、異種金属がAQ粗粒子移動を抑えることになり
、耐EM性を向上させる。また、例えばAQ合金が断線
した場合でも異種金属により回路が保たれる。しかし、
高融点金属も遷移金属もAQ合金に比べると抵抗が高く
、AQ合金の断線部が増すにつれて抵抗も大きくなる。
また、添加元素に工夫をこらしたAQ合金と高融点金属
あるいは遷移金属を積層にした場合、プロセス途中で加
わる熱処理によって界面で反応が生じ抵抗が大きくなる
。この界面反応を抑えるため、界面に接解抵抗を阻害さ
せない程度の酸化膜を形成した場合でもそのバリヤ性は
十分ではなかった。
本発明の目的は、AQ合金膜と高融点金属膜との積層構
造とした時の界面反応を抑えることのできる金属配線を
有する半導体装置及びその製造方法を提供することにあ
る。
〔課題を解決するための手段〕
前記の目的を達成するため、本発明に係る半導体装置は
、半導体基板上に配設する金属配線を、アルミニウム合
金膜と高融点金属膜との積層により形成した半導体装置
において、アルミニウム合金膜の添加元素の濃度を膜厚
方向に変化させて形成した構成とする。
そしてアルミニウム合金膜の添加元素の濃度は、アルミ
ニウム合金膜と高融点金属膜との界面で高く形成させで
ある構成である。
また半導体基板上に配設する金属配線を、アルミニウム
合金膜と高融点金属膜との積層により形成した半導体装
置において、アルミニウム合金膜と高融点金属膜との間
の界面に、安定化合物の層を形成させである構成でもよ
い。
さらに安定化合物の層は、高融点金属膜にTiW又はW
を用いた際にAQi、Wであり、あるいは高融点金属膜
にMoを用いた際にAQl、Moである構成でもよい。
そして半導体装置の製造方法においては、半導体基板上
に配設する金属配線を、アルミニウム合金膜と高融点金
属膜との積層により製造する半導体装置の製造方法にお
いて、アルミニウム合金の添加元素の濃度を膜厚方向に
変化させ、その変化をアルミニウム合金膜の形成後に熱
処理を加えて行なうか、又はアルミニウム合金膜の形成
中に行なう構成とする。
また半導体基板上に配設する金属配線を、アルミニウム
合金膜と高融点金属膜との積層により製造する半導体装
置の製造方法において、アルミニウム合金膜と高融点金
属膜との間の界面に、安定化合物の層を形成させる構成
でもよい。
さらに安定化合物の層は、安定化合物で形成されたター
ゲットを用い、スパッタ又は真空蒸着により形成させる
か、あるいは高融点金属膜上にアルミニウム合金膜を形
成したのち熱処理を加えて形成させる構成でもよい。
そして半導体基板上に配設する金属配線を、アルミニウ
ム合金膜と高融点金属との積層により製造する半導体装
置の製造方法において、アルミニウム又はアルミニウム
合金膜をスパッタ法により形成する際、アルゴンより粒
子の小さいガスを用いてスパッタさせることにより、ア
ルミニウム又はアルミニウム合金膜中の応力を低減させ
る構成でもよい。
またアルミニウム又はアルミニウム合金膜の形成は、真
空中で連続して熱処理することによりアルミニウム又は
アルミニウム合金膜の表面に酸化膜の形成を防止し、あ
るいは酸化膜を除去したのち熱処理することにより大型
の結晶粒を形成させる構成でもよい。
〔作用〕
本発明の半導体装置によれば、金属配線に、添加元素が
AQあるいはAQ合金膜と高融点金属膜との界面に集中
して析出あるいはAQ結晶粒界に偏析する。これにより
、AQ腹膜中添加元素を析出させただけでは、AQ腹膜
中厚さ方向でのどの位置に析出するかは不定であったが
、反応抑制のために添加した元素によって効率的に界面
反応が抑えられる。
AnあるいはAQ合金と高融点金属との安定化合物を、
AQあるいはAQ合金膜と高融点金属膜との界面にあら
かじめ形成した場合、互にそれ以上の元素を供給しなく
なるため、界面反応が抑えられる。
AQあるいはAQ合金膜をスパyり法で形成する場合、
膜中にガス成分が残留する。そのガス成分の粒子の径を
小さくすることにより、膜中の応力が低減され界面反応
が抑えられる。
AQあるいはAI2合金膜表面に酸化膜がない状態で熱
処理を行なうことにより、熱処理時の表面自由度が増す
。これにより表面に酸化膜が形成された状態で熱処理し
た試料に比べ、結晶粒径の大きな膜が形成される。これ
により結晶粒界の密度が低減されて、界面反応が抑えら
れる。
〔実施例〕
本発明の実施例を第1図〜第6図を参照しながら説明す
る。
(実施例1) 第1図に、1層目の配線に積層配線(金属配線)を用い
た図を示す。半導体基板としてSi基板1を用い、その
上に絶縁膜層としてS i O2膜2を1000人形成
する。その上に例えば10wt%Ti−90wt%W(
以下、TiWと称す)の高融点金属膜3を1000人ス
パッタし、更に例えばAfl=0.5wt%Cu−1w
t%Si(以下、AQ−Cu−5iと称す)のA2合金
膜4を4000人スパッタして形成する。その後、通常
のホトエツチング工程で所定の配線パターンを形成した
後、N2雰囲気で450℃、30分の熱処理を行なう。
この時のA2合金膜4の深さ方向(I厚方向)の元素分
布を2次イオン質量分析(SIMS)によって測定した
。その結果を熱処理する前と比較して第2図及び第3図
に示す。熱処理を加えた試料では第2図に示すように、
添加していた元素が高融点金属界面に偏析した濃度の高
い層5を形成する。これにより界面でSi、CuがAQ
結晶粒界に析出するか、AQ結晶粒界に偏析し、この後
、保護膜としてSiNxあるいはS i O,膜6を1
μm形成する工程、あるいは他の配線を2層以上に積層
する時の工程によって加わる熱処理によっても界面反応
を抑えることができる。また。
10合金膜をスパッタ法によって形成する場合、スパッ
タターゲット上に添加させる元素のブロックを置いてス
パッタさせることにより、熱処理を加えなくともスパッ
タ時に添加元素を高融点金属界面に偏析させた層5を形
成することができる。
(実施例2) 第4図に示すように、Si基板1上に絶縁膜層2として
S i 02膜を1000人形成した後、例えばTiW
の高融点金属膜3を500人スパッタし、更に例えばA
n−、Cu−5i膜を500人スパッタし形成する。そ
の後N2雰囲気で550℃、30分の熱処理を行なうこ
とでAQ金合金Wとの安定化合物の層nQ、2w)7に
化合物化させた後、例えばA Q −Cu −S i膜
4を4000人スパッタして形成する。その後、通常の
ホトエツチング工程で所定の配線パターンを形成した後
、保護膜としてS i N xあるいはSi○2膜6を
1μm形成する。第5図に、A(i−Cu−5i400
0人と、T i W 1000人の積層膜とをN2雰囲
気中、350〜550℃の温度でそれぞれ30分熱処理
した試料を、薄膜X線回折測定した結果としてAQの(
111)面のピークと各化合物メインピークとの強度比
を示す。400℃以下では化合物は形成されないが、4
50℃でまずW(AQ、51)2が形成され、その後、
Al25W、AQ工2Wに化合物が変化し、最終的に5
50’C以上の熱処理によってAM、2Wに変化する。
高融点金属膜にWを用いた場合でもこの化合物の変化の
形態は同一であり、また高融点金属膜にMOを用いた場
合でも、同様にM o (A Q 、 S i ) 2
、AQ、Mo、。
A Q 12 M oと変化する。熱処理時間を長時間
追加しても、この後はAQ工2WあるいはAQ工2Mo
の比率が増加するだけでこれ以外の化合物は形成されな
い。この結果からAQあるいはA12合金膜とTiWと
の昇順に1、相互の最終安定化合物であるAl2.2W
の層を設けることにより、AQとTiW間の反応を抑え
ることができる。また、これらの安定化合物の層を、あ
らかじめ化合物の夕、−ゲットとして作っておき、この
ターゲットを使ってスパッタあるいは真空蒸着し、その
後450℃で30分のプレアニールを加えることによっ
ても形成される。
(実施例3) 実施例1あるいは2に示したような構造を持つ半導体装
置で、AQあるいは10合金膜を高融点金属膜あるいは
安定化合物層上にスパッタ法で形成する際、例えばA 
Q −Cu −S iの組成からな    するターゲ
ットを備えたチャンバー中に試料を導入した後、lXl
0−’torr程度まで真空引きした後、差動排気で5
X10−3torrまでArより粒子の小さなガス例え
ばHeとArとの比率が1対1のガスを導入してスパッ
タする(Heのみではスパッタ速度が遅いためArと混
合する)。
この時のAQ合金膜中のArの分布をSIMSによって
測定した結果を第6図に示すが、純Arを導入した時に
比べ含有Ar量が減少していることがわかる。この後実
施例1と同様にホトエツチング、保護膜形成の工程によ
り素子を作成するが、・12合金膜中のAr量が減少し
たことにより、12合金膜中の応力が減少し、高融点金
属膜との反応が抑えられる。また、微細パターンを形成
した場合の応力差による高融点金属膜からのAQ合金膜
の膜はがれも抑えることができる。
(実施例4) 実施例1あるいは2に示したような構造を持つ半導体装
置で、例えばスパッタ法によりAQ−Cu−8i膜を高
融点金属膜あるいは安定化合物層上に形成した後、同一
チャンバー中で連続して例えば450℃、30分の熱処
理を加えることで大型の結晶粒を得ることができる。A
Q合金膜を一旦大気中に数品し、表面に酸化膜が形成さ
れた場合でも、熱処理を加える前にイオンミリング等で
約50人の酸化膜を除去することにより同様な効果があ
る。この後、実施例1と同様にホトエツチングし保護膜
形成の工程により素子を作成するが、AQ合金膜の結晶
粒径が大きいことで、界面反応の起点となる結晶粒界密
度が減少し、高融点金属膜との反応が抑えられる。
これまでの実施例では界面反応を抑えるための個々の方
法について達人できたが、例えば実施例1と2を同時に
行なうなど各手法を複合させることでより効果を上げる
ことができる。
〔発明の効果〕
本発明によれば、界面反応を抑えるためにAQ中に添加
した元素をAQ合金膜と高融点金属膜との界面に偏析さ
せることにより、界面反応を効率的に抑えることができ
る。
また、AQ合金膜と高融点金属膜との界面に、相互の安
定化合物層を形成することにより、その後の熱処理によ
っても相互の拡散を起こすことなく界面反応を抑えるこ
とができる。
また、AQ合金膜をスパッタにより形成する場合、Ar
よりも粒子の小さなガス成分を用いてスパッタすること
により、12合金膜中の応力を低減させ、界面反応を抑
えることができる。
また、AQ合金膜を形成した後、表面に酸化膜を形成さ
せないで連続的に熱処理を加えることにより、AQ合金
膜の結晶粒径を大きくすることができ、また界面反応の
起点となる結晶粒界密度が低減することにより、界面反
応を抑えることができる。
【図面の簡単な説明】
第1図は本発明の実施例1を示す構成図、第2図は本発
明による熱処理後の膜厚方向の偏析を説明するグラフ、
第3図は第2図と比較する熱処理なしの状態を説明する
グラフ、第4図は本発明の実施例2を示す図、第5図は
第4図の効果を説明するグラフ、第6図は本発明の実施
例3の効果を説明する図である。 1・・・Si基板(半導体基板)、 3・・・高融点金属膜、4・・・AQ又はAQ合金膜、
5・・・添加元素を偏析させた層。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に配設する金属配線を、アルミニウム
    合金膜と高融点金属膜との積層により形成した半導体装
    置において、前記アルミニウム合金膜の添加元素の濃度
    を膜厚方向に変化させて形成したことを特徴とする半導
    体装置。 2、アルミニウム合金膜の添加元素の濃度は、該アルミ
    ニウム合金膜と高融点金属膜との界面で高く形成させて
    あることを特徴とする請求項1記載の半導体装置。 3、半導体基板上に配設する金属配線を、アルミニウム
    合金膜と高融点金属膜との積層により形成した半導体装
    置において、前記アルミニウム合金膜と前記高融点金属
    膜との間の界面に、安定化合物の層を形成させてあるこ
    とを特徴とする半導体装置。 4、安定化合物の層は、高融点金属膜にTiW又はWを
    用いた際にAl_1_2Wであり、あるいは前記高融点
    金属膜にMoを用いた際にAl_1_2Moであること
    を特徴とする請求項3記載の半導体装置。 5、半導体基板上に配設する金属配線を、アルミニウム
    合金膜と高融点金属膜との積層により製造する半導体装
    置の製造方法において、前記アルミニウム合金の添加元
    素の濃度を膜厚方向に変化させ、その変化を前記アルミ
    ニウム合金膜の形成後に熱処理を加えて行なうか、又は
    前記アルミニウム合金膜の形成中に行なうことを特徴と
    する半導体装置の製造方法。 6、半導体基板上に配設する金属配線を、アルミニウム
    合金膜と高融点金属膜との積層により製造する半導体装
    置の製造方法において、前記アルミニウム合金膜と前記
    高融点金属膜との間の界面に、安定化合物の層を形成さ
    せることを特徴とする半導体装置の製造方法。 7、安定化合物の層は、該安定化合物で形成されたター
    ゲットを用い、スパッタ又は真空蒸着により形成させる
    か、あるいは高融点金属膜上にアルミニウム又はアルミ
    ニウム合金膜を形成したのち熱処理を加えて形成させる
    ことを特徴とする請求項6記載の半導体装置の製造方法
    。 8、半導体基板上に配設する金属配線を、アルミニウム
    合金膜と高融点金属との積層により製造する半導体装置
    の製造方法において、アルミニウム又は前記アルミニウ
    ム合金膜をスパッタ法により形成する際、アルゴンより
    粒子の小さいガスを用いてスパッタさせることにより、
    前記アルミニウム又は前記アルミニウム合金膜中の応力
    を低減させることを特徴とする半導体装置の製造方法。 9、アルミニウム又はアルミニウム合金膜の形成は、真
    空中で連続して熱処理することにより前記アルミニウム
    又は前記アルミニウム合金膜の表面に酸化膜の形成を防
    止し、あるいは該酸化膜を除去したのち熱処理すること
    により大型の結晶粒を形成させることを特徴とする請求
    項8記載の半導体装置の製造方法。
JP31236290A 1990-11-16 1990-11-16 半導体装置及びその製造方法 Pending JPH04186629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31236290A JPH04186629A (ja) 1990-11-16 1990-11-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31236290A JPH04186629A (ja) 1990-11-16 1990-11-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH04186629A true JPH04186629A (ja) 1992-07-03

Family

ID=18028341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31236290A Pending JPH04186629A (ja) 1990-11-16 1990-11-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH04186629A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982037A (en) * 1996-07-10 1999-11-09 Oki Electric Industry Co., Ltd. Al/Ti layered interconnection and method of forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982037A (en) * 1996-07-10 1999-11-09 Oki Electric Industry Co., Ltd. Al/Ti layered interconnection and method of forming same

Similar Documents

Publication Publication Date Title
JP3403918B2 (ja) 高純度銅スパッタリングタ−ゲットおよび薄膜
JP3535893B2 (ja) 半導体装置の金属層形成方法
JPH04320024A (ja) 半導体装置の製造方法
US20070032075A1 (en) Deposition method for wiring thin film
US6111318A (en) Semiconductor device comprising Cu--Ta and method for forming the semiconductor device
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
JPH04186629A (ja) 半導体装置及びその製造方法
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
JP3179065B2 (ja) 半導体素子の製造方法
JP2785482B2 (ja) 半導体装置の製造方法
JPH0334548A (ja) 半導体装置及びその製造方法
JPH05291560A (ja) 半導体デバイスのバリアメタル
JPH02235372A (ja) 半導体装置とその製造方法
JP2737147B2 (ja) 絶縁膜の形成方法
JPS62165328A (ja) 酸化後の金属合金化方法
JP3638678B2 (ja) 配線孔、及び配線孔製造方法
JPS59188120A (ja) 薄膜形成方法
JPH02186633A (ja) 半導体装置および半導体装置の製造方法
JPH06275620A (ja) 半導体集積回路配線構造体
JPH01124238A (ja) 半導体集積回路用配線およびその形成方法
KR20000073343A (ko) 반도체 장치의 배선구조
JPH0493020A (ja) 半導体装置の製造方法
JPH04354337A (ja) 半導体装置の製造方法
JPH0268926A (ja) 半導体装置の製造方法
JPH08186114A (ja) 配線薄膜、及び配線薄膜製造方法