JPS59188120A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPS59188120A JPS59188120A JP4000783A JP4000783A JPS59188120A JP S59188120 A JPS59188120 A JP S59188120A JP 4000783 A JP4000783 A JP 4000783A JP 4000783 A JP4000783 A JP 4000783A JP S59188120 A JPS59188120 A JP S59188120A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- forming
- film
- ions
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 13
- 239000012535 impurity Substances 0.000 abstract description 5
- 230000001133 acceleration Effects 0.000 abstract description 2
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は薄膜の形成方法に関し、より詳細には、ＬＳｌ
、好ましくはＭ’Ｏ８ＦＥＴ集積回路の製造工程に於け
る多層配線に適用し得る、表面形態が平滑な導体層の形
成方法に関するものである。・従来技術 従来、ＬＳＩ等の配線は、蒸着やスパッタリング等によ
りＡρやＡｌ２−５＋等の導電体材料を薄膜形成し、バ
タン形成した後、４００℃〜５００℃の熱処理を施して
行なわれるが、熱処理時にヒロック（ｈｉｌｌｏｃｋ
）と呼ばれる突起物が形成されて表面の平滑性が失われ
るという現象が発生することが知られている。ヒロック
はエレク１〜ロマイグレーションによる断線や、特に多
層配線に於ける第１導体層と第２導体層の電気的短絡等
の根本原因となり、多層配線実現の為の大きな障害とな
っている。
、好ましくはＭ’Ｏ８ＦＥＴ集積回路の製造工程に於け
る多層配線に適用し得る、表面形態が平滑な導体層の形
成方法に関するものである。・従来技術 従来、ＬＳＩ等の配線は、蒸着やスパッタリング等によ
りＡρやＡｌ２−５＋等の導電体材料を薄膜形成し、バ
タン形成した後、４００℃〜５００℃の熱処理を施して
行なわれるが、熱処理時にヒロック（ｈｉｌｌｏｃｋ
）と呼ばれる突起物が形成されて表面の平滑性が失われ
るという現象が発生することが知られている。ヒロック
はエレク１〜ロマイグレーションによる断線や、特に多
層配線に於ける第１導体層と第２導体層の電気的短絡等
の根本原因となり、多層配線実現の為の大きな障害とな
っている。
ヒロックの発生を防止するため、不純物としてＳｉ、Ｃ
ｕ、Ｍ（］等を添加した導電体材料を用いる方法がある
が、例えばＡρ−８１では効果が十分ではなく、八ρ−
３ｉ−Ｃｕではエツチングが難しい上Ｃ１の残留やスパ
ッタリング装置内のＣＬＩによる汚れ等の問題がある。
ｕ、Ｍ（］等を添加した導電体材料を用いる方法がある
が、例えばＡρ−８１では効果が十分ではなく、八ρ−
３ｉ−Ｃｕではエツチングが難しい上Ｃ１の残留やスパ
ッタリング装置内のＣＬＩによる汚れ等の問題がある。
又、０を混入させる方法があるが、抵抗値が上昇したり
、混入の際のコントロールが困難であったりして実用化
しにくい。
、混入の際のコントロールが困難であったりして実用化
しにくい。
目 的
本発明は以上の点に鑑みてなされたものであって、薄膜
形成材料の種類によらず簡単な工程をイ」加することに
よって、多層配線を実現する上で大きな障害となってい
るヒロックの発生を防止することを目的と覆る。
形成材料の種類によらず簡単な工程をイ」加することに
よって、多層配線を実現する上で大きな障害となってい
るヒロックの発生を防止することを目的と覆る。
構成
本発明の構成について、以下、具体的な実施例に基づい
て説明覆る。素子バタン形成が終了し完成に近い状態の
ＬＳＩの表面に、本発明の薄膜形成方法を適用して、配
線層を形成する。
て説明覆る。素子バタン形成が終了し完成に近い状態の
ＬＳＩの表面に、本発明の薄膜形成方法を適用して、配
線層を形成する。
まず、ＬＳＩ製造技術に於いて良好な配線材料として一
般的に使用されているＡＪ２．Ａ！−８ｉ。
般的に使用されているＡＪ２．Ａ！−８ｉ。
ＭＯ，Ｔｉ、Ｗ等を、公知の薄膜形成法により所定の膜
厚に形成する。例えば、高速マグネトロンスパッタリン
グ法や自転型Ｅ−ｇｕｎ蒸着法により膜厚８、０００人
〜１μｍに形成すると良い。本実施例では、Δｇ膜をｌ
ｐｍの厚さに形成するものとづる。次に、このＡＪ２
膜に、Ａｒ、ＡＳ、Ｂ等の元素のイオンを公知のイオン
注入法により注入する。本実施例ではΔＳイオンを使用
する。イオン注入の条件としては、加速を６０ＫｅＶ、
単位面積当たりの打込み量をＩ Ｘ １０′６ｄｏｓｅ
とするのが好適である。又、表面付近（特に表面から２
，０００人以内）に於けるイオン濃度は、５Ｘ１０１フ
イオン数／ ｃｍ’以上となることが好ましく、特に好
適には５Ｘ１０”イオン数／ ａｍ’以上とする。次に
、公知のフォトリソグラフィ技術により、へρ膜のエツ
チングを行なって所定の配線パタンを形成する。その後
、熱処理工程として例えば、窒素雰囲気中で４５０℃。
厚に形成する。例えば、高速マグネトロンスパッタリン
グ法や自転型Ｅ−ｇｕｎ蒸着法により膜厚８、０００人
〜１μｍに形成すると良い。本実施例では、Δｇ膜をｌ
ｐｍの厚さに形成するものとづる。次に、このＡＪ２
膜に、Ａｒ、ＡＳ、Ｂ等の元素のイオンを公知のイオン
注入法により注入する。本実施例ではΔＳイオンを使用
する。イオン注入の条件としては、加速を６０ＫｅＶ、
単位面積当たりの打込み量をＩ Ｘ １０′６ｄｏｓｅ
とするのが好適である。又、表面付近（特に表面から２
，０００人以内）に於けるイオン濃度は、５Ｘ１０１フ
イオン数／ ｃｍ’以上となることが好ましく、特に好
適には５Ｘ１０”イオン数／ ａｍ’以上とする。次に
、公知のフォトリソグラフィ技術により、へρ膜のエツ
チングを行なって所定の配線パタンを形成する。その後
、熱処理工程として例えば、窒素雰囲気中で４５０℃。
３０分間の熱処理を行なう。
ヒロックの発生原因は、熱処理時に受ける熱応力によっ
て、表面近傍に局所的に存在する結晶核を中心として異
方性成長が起こる為であることが知られている。本発明
は熱処理の前にイオン注入工程を付加することによって
、表面全体に積極的に結晶核を作り核生成、好ましくは
異方性成長を全面的に一様に起こして、局所的なヒロッ
クの発生を抑えるものである。即ち、蒸着等により付着
形成したＡρ摸は内部構造的には不均一なものと考えら
れ、特に表面近傍に局所的に何らかの不均一構造部分が
存在すると、後の熱処理時にこの様な不均一構造部分で
発生する局所的熱応力に基づきヒロックが形成される可
能性がある。本発明方法では、熱処理を行なう前にへρ
膜に所定のイオンでイオン注入を行ないへβ膜の構造的
Ｉｌ！！質を均一化させることが主眼点であり、特にＡ
ρ膜表面近傍の膜組成を注入イオンにより積極的に均一
化させて、熱処理時に於ける熱応力の局所的集中を回避
せ／νとするものである。尚、本実施例に於いては、薄
膜の表面にエネルギを与えて結晶核を作り核成長を全面
的に一様に起こす方法として、半導体技術に於いて従来
公知のイオン注入法を用いているが、これに限定される
ことなく一般的にイオンを注入する方法、例えば逆スパ
ツタリング法やプラズマ処理等を用いることも可能であ
る。
て、表面近傍に局所的に存在する結晶核を中心として異
方性成長が起こる為であることが知られている。本発明
は熱処理の前にイオン注入工程を付加することによって
、表面全体に積極的に結晶核を作り核生成、好ましくは
異方性成長を全面的に一様に起こして、局所的なヒロッ
クの発生を抑えるものである。即ち、蒸着等により付着
形成したＡρ摸は内部構造的には不均一なものと考えら
れ、特に表面近傍に局所的に何らかの不均一構造部分が
存在すると、後の熱処理時にこの様な不均一構造部分で
発生する局所的熱応力に基づきヒロックが形成される可
能性がある。本発明方法では、熱処理を行なう前にへρ
膜に所定のイオンでイオン注入を行ないへβ膜の構造的
Ｉｌ！！質を均一化させることが主眼点であり、特にＡ
ρ膜表面近傍の膜組成を注入イオンにより積極的に均一
化させて、熱処理時に於ける熱応力の局所的集中を回避
せ／νとするものである。尚、本実施例に於いては、薄
膜の表面にエネルギを与えて結晶核を作り核成長を全面
的に一様に起こす方法として、半導体技術に於いて従来
公知のイオン注入法を用いているが、これに限定される
ことなく一般的にイオンを注入する方法、例えば逆スパ
ツタリング法やプラズマ処理等を用いることも可能であ
る。
本実施例に於ける効果を確認する為に、従来プロセスに
て形成した導体層表面と、本発明の方法により形成した
導体層表面に於けるヒロックの発生状態を３２ Ｍ （
Ｓｃａｎｎｉｎｇ ｅｌｅｃｔｒｏｎ ｍ１ｃｒｏ
ｓｃｏｐｅ ）で観察した結果を添付図面に示す。第１
図は、イオン注入を行なわなかった場合のＡβ配線の金
属組織構造を示した顕微鏡写真であり、第２図は、本発
明に基づきイオン注入を行なった場合のＡρ配線の金属
組織構造を示した顕微鏡写真である。第１図に於けるへ
ρ配線表面のヒロックが、第２図に於いては全く発生し
ていない。又、第１図に比較して第２図のへβ配線の形
状がかなり改善されており、エツチングが極めて良好（
特にエツチング端部）に行なわれるという効果があるこ
とを示している。
て形成した導体層表面と、本発明の方法により形成した
導体層表面に於けるヒロックの発生状態を３２ Ｍ （
Ｓｃａｎｎｉｎｇ ｅｌｅｃｔｒｏｎ ｍ１ｃｒｏ
ｓｃｏｐｅ ）で観察した結果を添付図面に示す。第１
図は、イオン注入を行なわなかった場合のＡβ配線の金
属組織構造を示した顕微鏡写真であり、第２図は、本発
明に基づきイオン注入を行なった場合のＡρ配線の金属
組織構造を示した顕微鏡写真である。第１図に於けるへ
ρ配線表面のヒロックが、第２図に於いては全く発生し
ていない。又、第１図に比較して第２図のへβ配線の形
状がかなり改善されており、エツチングが極めて良好（
特にエツチング端部）に行なわれるという効果があるこ
とを示している。
処□薯−
以上の如く、本発明によって従来問題となっていたヒロ
ックの発生を防止することが可能となり、半導体装置の
製造に適用した場合には配線の信頼性、寿命が向上する
。待に、ＬＳＩの多層配線の実現が容易になるという効
果がある。又、多層配線に於ける層間層としてＰＳＧ
（りんけい酸ガラス）等を用いる場合、極めて良好なカ
バＬノージが得られる。又、エツチング端部に凹凸が発
生することがないので、特に微細パターン形成を行なう
上で有利である。
ックの発生を防止することが可能となり、半導体装置の
製造に適用した場合には配線の信頼性、寿命が向上する
。待に、ＬＳＩの多層配線の実現が容易になるという効
果がある。又、多層配線に於ける層間層としてＰＳＧ
（りんけい酸ガラス）等を用いる場合、極めて良好なカ
バＬノージが得られる。又、エツチング端部に凹凸が発
生することがないので、特に微細パターン形成を行なう
上で有利である。
尚、本発明方法は上述した半導体装置の製造のみならず
、任意の構成体の上に平滑性の優れた薄膜を形成づる場
合に使用可能であることは勿論である。
、任意の構成体の上に平滑性の優れた薄膜を形成づる場
合に使用可能であることは勿論である。
第１図は、イオン注入を行なわなかった場合のアルミニ
ウム配線の金属組織構造を示した顕微鏡写真図であり、
第２図は、本発明に基づきイオン注入を１１なった場合
のアルミニウム配線の金属組織構造を示した顕微鏡写真
図である。 第１図 第 ２ しｊ 手続補正書 昭和５９年５月１５日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５８年 特 許 願 第
４０００７号２、発明の名称 薄膜形成方法 補正をする者 事件との関係 特許出願人 住所 東京都大田区中馬込１丁目３番６号名称
（６７４） 株式会社 リ コ −代理人 補正により増加する発明の数 ＝ な し補正の対象
明 細 書 補正の内容 別紙の通り 補正の内容 １０本願明細書中、「特許請求の範囲」の欄の記載を以
下の如く全文訂正する。 「１． 構成体上にＡ１．、 Ｍｏ、 Ｗ、 Ｔｉ等
を含有した材料の薄膜を形成し、該薄膜内に不純物を物
理的手段を用い゛て導入し、その後該薄膜を熱処理する
ことを特徴とする薄膜形成方法。 ２、特許請求の範囲第１項において、前記薄膜内に不純
物を導入する物理的手段としてイオン注入を用いること
を特徴とする薄膜形成方法。 ３、特許請求の範囲第２項において、前記薄膜中に５
Ｘ １．’−、０１フイオン数／ｃｍ３以」二のイオン
をイオン注入することを特徴とする薄膜形成方法。 ４、特許請求の範囲第１項において、前記構成体がシリ
コンを含有していることを特徴とする薄膜形成方法。 ５、特許請求の範囲第４項において、前記構成体が半導
体装置であり、前記薄膜は前記半導体装置上に形成され
る配線層であることを特徴とする薄膜形成方法。Ｊ ２、本願明細１Ｆ中、「発明の詳細な説明」の憫の記載
の以ドの点を訂正する。 （１）第２頁、第１３行及び第１６行において、「ヒロ
ック」とあるのを「ホイスカー及びヒロック」と訂正す
る。 （２）第３頁、第１行における、「ヒロックの発生を防
止するため、」とあるのを削除し、以下の文章を加入す
る。 「前記ボイスカーの発生防止に関しては、特開昭筒５７
−１８３０５３号等に、Ａ１の主表面に、燐、砒素、ア
ルゴン等の不純物をイオン注入することが記載されてい
る。又、前記公開公報中には、ホイスカーの発生は純粋
なＡｌに特有な現象であり、Ａｌ−５ｊ等の合金材料に
は生しないことも記載されている。 一方、ヒロックに関しては、例えは、ジャナル・オブ・
アプライ１く・フィジックス、５２巻、 Ｎｏ。 ７、１９８１年７月、の文献のＴ、Ｊ、Ｆａｊｔｈ氏の
論文に、純粋なＡｌにヒロックなる突起物が表面に発生
することが記載されている。そして、このヒロックを防
止する一手段として、１４Ｓ１データハンドブツク（サ
イエンスフォーラム礼） 、 ３１［ｉ −３２３頁に
記載されている如く、」 （以」二）
ウム配線の金属組織構造を示した顕微鏡写真図であり、
第２図は、本発明に基づきイオン注入を１１なった場合
のアルミニウム配線の金属組織構造を示した顕微鏡写真
図である。 第１図 第 ２ しｊ 手続補正書 昭和５９年５月１５日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５８年 特 許 願 第
４０００７号２、発明の名称 薄膜形成方法 補正をする者 事件との関係 特許出願人 住所 東京都大田区中馬込１丁目３番６号名称
（６７４） 株式会社 リ コ −代理人 補正により増加する発明の数 ＝ な し補正の対象
明 細 書 補正の内容 別紙の通り 補正の内容 １０本願明細書中、「特許請求の範囲」の欄の記載を以
下の如く全文訂正する。 「１． 構成体上にＡ１．、 Ｍｏ、 Ｗ、 Ｔｉ等
を含有した材料の薄膜を形成し、該薄膜内に不純物を物
理的手段を用い゛て導入し、その後該薄膜を熱処理する
ことを特徴とする薄膜形成方法。 ２、特許請求の範囲第１項において、前記薄膜内に不純
物を導入する物理的手段としてイオン注入を用いること
を特徴とする薄膜形成方法。 ３、特許請求の範囲第２項において、前記薄膜中に５
Ｘ １．’−、０１フイオン数／ｃｍ３以」二のイオン
をイオン注入することを特徴とする薄膜形成方法。 ４、特許請求の範囲第１項において、前記構成体がシリ
コンを含有していることを特徴とする薄膜形成方法。 ５、特許請求の範囲第４項において、前記構成体が半導
体装置であり、前記薄膜は前記半導体装置上に形成され
る配線層であることを特徴とする薄膜形成方法。Ｊ ２、本願明細１Ｆ中、「発明の詳細な説明」の憫の記載
の以ドの点を訂正する。 （１）第２頁、第１３行及び第１６行において、「ヒロ
ック」とあるのを「ホイスカー及びヒロック」と訂正す
る。 （２）第３頁、第１行における、「ヒロックの発生を防
止するため、」とあるのを削除し、以下の文章を加入す
る。 「前記ボイスカーの発生防止に関しては、特開昭筒５７
−１８３０５３号等に、Ａ１の主表面に、燐、砒素、ア
ルゴン等の不純物をイオン注入することが記載されてい
る。又、前記公開公報中には、ホイスカーの発生は純粋
なＡｌに特有な現象であり、Ａｌ−５ｊ等の合金材料に
は生しないことも記載されている。 一方、ヒロックに関しては、例えは、ジャナル・オブ・
アプライ１く・フィジックス、５２巻、 Ｎｏ。 ７、１９８１年７月、の文献のＴ、Ｊ、Ｆａｊｔｈ氏の
論文に、純粋なＡｌにヒロックなる突起物が表面に発生
することが記載されている。そして、このヒロックを防
止する一手段として、１４Ｓ１データハンドブツク（サ
イエンスフォーラム礼） 、 ３１［ｉ −３２３頁に
記載されている如く、」 （以」二）
Claims (1)
- 【特許請求の範囲】 １、構成体上に選択した材料からなる薄膜を形成する工
程と、該薄膜の表面にエネルギを与えて結晶核を作り核
成長を全面的に一様に起こす工程と、該薄膜を熱処理す
る工程とを有することを特徴とする薄膜形成方法。 ２、上記第１項に於いて、前記薄膜の表面にエネルギを
与えて結晶核を作り核成長を全面的に一様に起こす方法
としてイオン注入を用いることを特徴とする薄膜形成方
法。 ３、上記第２項に於いて、前記薄膜中に５×１０１フイ
オン数／ ｃ＋＋＋’以上のイオンをイオン注入づるこ
とを特徴とする薄膜形成方法。 ４、上記第１項に於いて、前記構成体がシリコンを含有
しており、前記選択した材料がアルミニウムを含有して
いることを特徴とする方法。 ５、上記第４項に於いて、前記構成体が半導体装置であ
り、前記薄膜は前記半導体層上に形成される配線層であ
ることを特徴とする方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000783A JPS59188120A (ja) | 1983-03-12 | 1983-03-12 | 薄膜形成方法 |
| US07/279,232 US4890151A (en) | 1983-03-12 | 1988-11-29 | Thin-film and its forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000783A JPS59188120A (ja) | 1983-03-12 | 1983-03-12 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59188120A true JPS59188120A (ja) | 1984-10-25 |
Family
ID=12568848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000783A Pending JPS59188120A (ja) | 1983-03-12 | 1983-03-12 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188120A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01300540A (ja) * | 1988-05-27 | 1989-12-05 | Sharp Corp | 半導体装置の製造方法 |
| JPH0567610A (ja) * | 1991-03-19 | 1993-03-19 | Nec Corp | 半導体装置及びその製造方法 |
| JP2022542276A (ja) * | 2019-08-02 | 2022-09-30 | アプライド マテリアルズ インコーポレイテッド | Ｄｒａｍを処理する方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124431A (en) * | 1981-01-27 | 1982-08-03 | Toshiba Corp | Manufacture of semiconductor device |
| JPS57183056A (en) * | 1981-05-06 | 1982-11-11 | Mitsubishi Electric Corp | Semiconductor device |
-
1983
- 1983-03-12 JP JP4000783A patent/JPS59188120A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124431A (en) * | 1981-01-27 | 1982-08-03 | Toshiba Corp | Manufacture of semiconductor device |
| JPS57183056A (en) * | 1981-05-06 | 1982-11-11 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01300540A (ja) * | 1988-05-27 | 1989-12-05 | Sharp Corp | 半導体装置の製造方法 |
| JPH0567610A (ja) * | 1991-03-19 | 1993-03-19 | Nec Corp | 半導体装置及びその製造方法 |
| JP2022542276A (ja) * | 2019-08-02 | 2022-09-30 | アプライド マテリアルズ インコーポレイテッド | Ｄｒａｍを処理する方法 |
| US11751382B2 (en) | 2019-08-02 | 2023-09-05 | Applied Materials, Inc. | Method of processing dram |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04320024A (ja) | 半導体装置の製造方法 | |
| JP3113800B2 (ja) | 半導体装置の配線形成方法 | |
| JPS59188120A (ja) | 薄膜形成方法 | |
| JP2789309B2 (ja) | 高融点金属窒化膜の形成方法 | |
| JPS63291436A (ja) | 半導体装置の製造方法 | |
| JPS60182133A (ja) | 半導体装置の製造方法 | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| JP3282496B2 (ja) | 半導体装置の製造方法 | |
| JP3179065B2 (ja) | 半導体素子の製造方法 | |
| US4890151A (en) | Thin-film and its forming method | |
| JPS59161857A (ja) | 半導体装置用配線および抵抗体 | |
| JPH06140401A (ja) | 集積回路装置 | |
| JPS60251663A (ja) | 半導体装置 | |
| JPH02241032A (ja) | 配線形成方法 | |
| JP3040177B2 (ja) | 半導体素子の配線形成方法 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JPH06275620A (ja) | 半導体集積回路配線構造体 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS6045040A (ja) | 薄膜パタ−ン形成方法 | |
| JPS60183739A (ja) | 多層配線形成法 | |
| JPH0774177A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP3638678B2 (ja) | 配線孔、及び配線孔製造方法 | |
| JPS63114144A (ja) | 半導体装置の製造方法 | |
| JPH02278766A (ja) | 半導体装置の製造方法 | |
| JPH04186629A (ja) | 半導体装置及びその製造方法 |