JPS60182133A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60182133A JPS60182133A JP3591084A JP3591084A JPS60182133A JP S60182133 A JPS60182133 A JP S60182133A JP 3591084 A JP3591084 A JP 3591084A JP 3591084 A JP3591084 A JP 3591084A JP S60182133 A JPS60182133 A JP S60182133A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- layer
- molybdenum
- high melting
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体装置の製造方法、特に高融点シリサイ
ドを用いた配線の作成方法に係る。
ドを用いた配線の作成方法に係る。
技術の背景
ＬＳＩの高集積化に伴ない、拡散領域の寸法縮少と共に
薄層化の傾向が著しいが、拡散層を薄暑化するためには
不純物のドーズ量が減少し、抵抗が高くなり、その結果
、高速性能の向上という要求に相反する。そこで、例え
ば、ＲＡＭ−ＭＯ８ＩＣのソースライン、ドレインバス
その他において、シリコン表面に金属シリサイド層を形
成して、低抵抗化を図る技術が提案されている。金属シ
リサイド材料としては白金シリサイドやパラジウムシリ
サイドのように比較的に融点が低い金属のシリサイドも
考えられるが、高温安定性の点からモリブデンシリサイ
ド（ＭｏＳｉ、）、タングステンシリサイド（ＷＳｉｚ
）その他の高融点金属、所謂、リフラクトリ−メタル
（ｒ ｅ ｆｒａｃｔｏｒｙ ｍｅｔａｌ ）のシリサ
イドが好ましい場合も多い。
薄層化の傾向が著しいが、拡散層を薄暑化するためには
不純物のドーズ量が減少し、抵抗が高くなり、その結果
、高速性能の向上という要求に相反する。そこで、例え
ば、ＲＡＭ−ＭＯ８ＩＣのソースライン、ドレインバス
その他において、シリコン表面に金属シリサイド層を形
成して、低抵抗化を図る技術が提案されている。金属シ
リサイド材料としては白金シリサイドやパラジウムシリ
サイドのように比較的に融点が低い金属のシリサイドも
考えられるが、高温安定性の点からモリブデンシリサイ
ド（ＭｏＳｉ、）、タングステンシリサイド（ＷＳｉｚ
）その他の高融点金属、所謂、リフラクトリ−メタル
（ｒ ｅ ｆｒａｃｔｏｒｙ ｍｅｔａｌ ）のシリサ
イドが好ましい場合も多い。
従来技術と問題点
シリコン表面に尚融点金属シリサイド層を形成する技術
としては、シリコン基板上に高融点金属層を被着し１例
えば５００℃程度の低温でアニールすることによって、
高融点金属とシリコンを低温面相反応させる方法が知ら
れている。そこで。
としては、シリコン基板上に高融点金属層を被着し１例
えば５００℃程度の低温でアニールすることによって、
高融点金属とシリコンを低温面相反応させる方法が知ら
れている。そこで。
本発明者らはこの従来技術の方法でシリコン基板表面に
Ｍｏ５ｔ□層の形成を試みた。確かにＭｏＳｉ。
Ｍｏ５ｔ□層の形成を試みた。確かにＭｏＳｉ。
層は形成されたが、得られるＭｏ５ｔ２ｒｉｊの厚さが
理想的な固相反応によって生成すべき厚さより小さい上
に、バラツキがあり、ひどいものでは全くＭｏ８ｉ２
が生成していない場合も見られ１こ。従って、この方法
ではＭｏ５１ｇ Ｎｌｉ形成の再現性が悪く、半導体Ｖ
Ｉ阪に信頼性が得られない。
理想的な固相反応によって生成すべき厚さより小さい上
に、バラツキがあり、ひどいものでは全くＭｏ８ｉ２
が生成していない場合も見られ１こ。従って、この方法
ではＭｏ５１ｇ Ｎｌｉ形成の再現性が悪く、半導体Ｖ
Ｉ阪に信頼性が得られない。
発明の目的
本発明は、以上の如き従来技術の現状に鑑み、シリコン
表面に高融点シリサイド層を再現性良く形成し、高融点
シリサイドｌ１ｉ１を利用する半導体装置の製造の信頼
性を高めることが目的である。
表面に高融点シリサイド層を再現性良く形成し、高融点
シリサイドｌ１ｉ１を利用する半導体装置の製造の信頼
性を高めることが目的である。
発明の構成
上記目的を達成するために、本発明では、高融点金属層
の表面をアニール用保護膜で１覆してからアニールを行
なう。
の表面をアニール用保護膜で１覆してからアニールを行
なう。
従来の方法でも雰囲気は非酸化性の窒素雰囲気を選んで
いるが、界−気中に微量に混在する酸素が、例えば、モ
リブデンと反応して外車性のＭｏＯ３を生成して昇華す
るために、所望な厚さでＭｏＳｉｘ層９得ることができ
ないのだと考えられる。そこで、アニールの際の高融点
金属と雰囲気ガス中の酸素等との反応を防止するために
、高融点金属層の表面をアニール用保護膜、例えば、ス
パッタ５ｉ０２膜、ＣＶＤ ｓｉｏ、膜、ＣＶＤＳｉ、
Ｎ４膜で覆うことにしたものである。この保護膜は低温
（一般的には５００℃程度以下）で形成することが臀ま
しい。このアニール用保護膜の形成によって、後記実施
例にも示したように、Ｍｏ５ｔ□膜が再現性良く得られ
ることが確認されている。
いるが、界−気中に微量に混在する酸素が、例えば、モ
リブデンと反応して外車性のＭｏＯ３を生成して昇華す
るために、所望な厚さでＭｏＳｉｘ層９得ることができ
ないのだと考えられる。そこで、アニールの際の高融点
金属と雰囲気ガス中の酸素等との反応を防止するために
、高融点金属層の表面をアニール用保護膜、例えば、ス
パッタ５ｉ０２膜、ＣＶＤ ｓｉｏ、膜、ＣＶＤＳｉ、
Ｎ４膜で覆うことにしたものである。この保護膜は低温
（一般的には５００℃程度以下）で形成することが臀ま
しい。このアニール用保護膜の形成によって、後記実施
例にも示したように、Ｍｏ５ｔ□膜が再現性良く得られ
ることが確認されている。
こうした事情はモリブデンに限らず高融点金属一般にお
いても少なからずあてはまるので２７ニ一ル用保ｗｋ膜
の使用ｌこよって高融点金属一般のシリサイド化（アニ
ール処理）の信頼性を高めることができることは明らか
である。
いても少なからずあてはまるので２７ニ一ル用保ｗｋ膜
の使用ｌこよって高融点金属一般のシリサイド化（アニ
ール処理）の信頼性を高めることができることは明らか
である。
高融点金属（所謂す７．Ｆクトリーメタル）としてはモ
リブデンのほか、タングステン、チタン、タンタルなど
がある。こうした高融点金属は比較的低い温度（大略４
００℃程度以上）でシリコンと同相反応し、しかも得ら
れるシリサイドは高温でも安定である。アニール温度が
高ければそれだけシリサイド化反応も速いが、デバイス
に悪い影蕃を与えることも考えるので、スループットを
考慮した上でできるだけ低い温度でアニールするのが一
般的である。例えば、４５０〜５５０℃の温度が選択さ
れる。アニール時の雰囲気は非酸化性（不活性）雰囲気
が好ましいので、窒素ガス、不活性ガスなどを用いる。
リブデンのほか、タングステン、チタン、タンタルなど
がある。こうした高融点金属は比較的低い温度（大略４
００℃程度以上）でシリコンと同相反応し、しかも得ら
れるシリサイドは高温でも安定である。アニール温度が
高ければそれだけシリサイド化反応も速いが、デバイス
に悪い影蕃を与えることも考えるので、スループットを
考慮した上でできるだけ低い温度でアニールするのが一
般的である。例えば、４５０〜５５０℃の温度が選択さ
れる。アニール時の雰囲気は非酸化性（不活性）雰囲気
が好ましいので、窒素ガス、不活性ガスなどを用いる。
発明の実施例
図面を参照して説明する。＠１図を参照すると。
ｐ形シリコン半導体基板（ホウ素ドープ、１０ΩｃＩｎ
）１上にＣＶＤ法でＰＳＧ絶縁層２を厚さ１．０μｍ程
度に堆積し、３〜４μＷＬＤ程度の方形窓を開孔した。
）１上にＣＶＤ法でＰＳＧ絶縁層２を厚さ１．０μｍ程
度に堆積し、３〜４μＷＬＤ程度の方形窓を開孔した。
この方形窓を介してリンを４０Ｘ１５”ｃｒｎ−” 程
度イオン打ち込みし、ｎ影領域３を形成した。次いで、
スパッタ法でモリブデン１１４を全面に厚さ５０ ｎｍ
程度堆積し、その後、シリサイド化を促進する目的で、
モリブデン＃４の上からヒ素を７０ ｋｅＶで４ Ｘ
１０ ”ｔｙｎ” 程度イオン打ち込みした。このイオ
ン打ち込みは臨界的ではなく、打ち込むイオン適宜選択
できる。
度イオン打ち込みし、ｎ影領域３を形成した。次いで、
スパッタ法でモリブデン１１４を全面に厚さ５０ ｎｍ
程度堆積し、その後、シリサイド化を促進する目的で、
モリブデン＃４の上からヒ素を７０ ｋｅＶで４ Ｘ
１０ ”ｔｙｎ” 程度イオン打ち込みした。このイオ
ン打ち込みは臨界的ではなく、打ち込むイオン適宜選択
できる。
第２図を参照すると、スパッタ法でＳｉＯ２をモリブデ
ン層４上の全面に厚さ５０ ｎ＊程度堆積し、アニール
用保護膜（Ｓｔｏｗ膜）５とした。
ン層４上の全面に厚さ５０ ｎ＊程度堆積し、アニール
用保護膜（Ｓｔｏｗ膜）５とした。
第３図を参照すると、アニール用保護＠５の形成を終え
たシリコンウェーハを熱処理炉に移し。
たシリコンウェーハを熱処理炉に移し。
窒素雰囲気で約５００℃にて３０分間アニールした。こ
のアニールによっ・てモリブデンとシリコンがそれらの
接触領域において固相反応してモリブデンシリサイド＠
６を生成する。
のアニールによっ・てモリブデンとシリコンがそれらの
接触領域において固相反応してモリブデンシリサイド＠
６を生成する。
第４因を参照すると、アニール用保護膜５をフッ酸でエ
ツチングして除去した後、王水の沸騰浴にウェーハを浸
漬して、上記アニールでシリサイド化せずに残フたモリ
ブデンを除去した。この王水処理はモリブデンシリサイ
ドｉこ対しては作用しないので、モリブデンだけが除去
され、モリブデンシリサイドが残る。
ツチングして除去した後、王水の沸騰浴にウェーハを浸
漬して、上記アニールでシリサイド化せずに残フたモリ
ブデンを除去した。この王水処理はモリブデンシリサイ
ドｉこ対しては作用しないので、モリブデンだけが除去
され、モリブデンシリサイドが残る。
こうして得られたモリブデンシリサイド６の厚さを測定
したところ、再現性よく約１１００ｎであった。モリブ
デンとモリブデンシリサイドの体積計算からすれば、約
５０ｎｍ厚のモリブデン層から約１１００ｎ＄のモリブ
デンシリサイド層の生成は理想的である。以上と同じ条
件で、しかし、アニール用保護１１１（ＳｉＯ□＠）５
を用いずに実験した場合には、前に・も述べたように、
１００ ｎｍより薄いモリブデンシリサイド層が生成し
、その厚さは一定せず、モリブデンシリサイド層が全く
生成しない場合もあった。
したところ、再現性よく約１１００ｎであった。モリブ
デンとモリブデンシリサイドの体積計算からすれば、約
５０ｎｍ厚のモリブデン層から約１１００ｎ＄のモリブ
デンシリサイド層の生成は理想的である。以上と同じ条
件で、しかし、アニール用保護１１１（ＳｉＯ□＠）５
を用いずに実験した場合には、前に・も述べたように、
１００ ｎｍより薄いモリブデンシリサイド層が生成し
、その厚さは一定せず、モリブデンシリサイド層が全く
生成しない場合もあった。
尚、本発明によるアニール保護膜の作用は高融点金属の
種類に依存し゛ないことは明白であろう。
種類に依存し゛ないことは明白であろう。
才た、本発明は多結晶シリコン上に高融点シリサイド層
を形成する場合にも、単結晶シリコン上に形成する場合
と同様に、適用されるものである。
を形成する場合にも、単結晶シリコン上に形成する場合
と同様に、適用されるものである。
発明の効果
以上の説明から明らかなように、本発明により。
高融点金属とシリコン基板との低温同相反応による高融
点シリサイド層の生成が再現性を持つようになり、半導
体装置に利用しても信頼性が得られる。尚、本発明によ
り作成する高融点金属シリサイド智の用途は、ソースバ
ス等の低＃抗配線以外に、例えば電極コンタクト窓内の
みに設けてオーム性接触の確実化を図るためのバリヤメ
タルとしての適用なども考えらｒｌ、特別に限定される
性質
点シリサイド層の生成が再現性を持つようになり、半導
体装置に利用しても信頼性が得られる。尚、本発明によ
り作成する高融点金属シリサイド智の用途は、ソースバ
ス等の低＃抗配線以外に、例えば電極コンタクト窓内の
みに設けてオーム性接触の確実化を図るためのバリヤメ
タルとしての適用なども考えらｒｌ、特別に限定される
性質
第１図〜第４図は本発明の詳細な説明する工程順の半導
体装置の断面図である。 １・・・・・・シリコン基板％ ２・・・・・・ＰＳＧ
膜、３・・聞方形領域、４・・・・・・モリブデン層、
５・・・・・・アニール保護膜、６・・・・・・モリブ
デンシリサイド層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 円 １）幸 男 弁理士 山 口 昭 之
体装置の断面図である。 １・・・・・・シリコン基板％ ２・・・・・・ＰＳＧ
膜、３・・聞方形領域、４・・・・・・モリブデン層、
５・・・・・・アニール保護膜、６・・・・・・モリブ
デンシリサイド層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 円 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- シリコン半導体基−上に高融点金属層を形成する工程と
、該高融点金属層成面をアニール用保誤膜で被覆する工
程と、アニールして該高融点金属１−と該シリコン半導
体基層の固相反応により高融点金属シリサイド層を形成
する工程とを含むことを特徴とする半導体装置の創造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3591084A JPS60182133A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3591084A JPS60182133A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182133A true JPS60182133A (ja) | 1985-09-17 |
Family
ID=12455181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3591084A Pending JPS60182133A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182133A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183114A (ja) * | 1986-02-06 | 1987-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製法 |
| JPS62188223A (ja) * | 1986-01-16 | 1987-08-17 | Sony Corp | 半導体化合物の製造方法 |
| JPS62188222A (ja) * | 1986-01-11 | 1987-08-17 | Sony Corp | 半導体化合物の製造方法 |
| JPS6393110A (ja) * | 1986-03-07 | 1988-04-23 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路装置の製造方法 |
| JPS6437012A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor integrated circuit |
| JPH01187815A (ja) * | 1988-01-22 | 1989-07-27 | Toshiba Corp | 半導体装置の製造方法 |
| US5543361A (en) * | 1990-05-14 | 1996-08-06 | At&T Global Information Solutions Company | Process for forming titanium silicide local interconnect |
| JP2014220497A (ja) * | 2013-05-01 | 2014-11-20 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | 改良された金属接触を有する太陽電池バイパスダイオード |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713771A (en) * | 1980-06-06 | 1982-01-23 | Standard Microsyst Smc | Low film resistance composite conductor gate mos device |
-
1984
- 1984-02-29 JP JP3591084A patent/JPS60182133A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713771A (en) * | 1980-06-06 | 1982-01-23 | Standard Microsyst Smc | Low film resistance composite conductor gate mos device |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188222A (ja) * | 1986-01-11 | 1987-08-17 | Sony Corp | 半導体化合物の製造方法 |
| JPS62188223A (ja) * | 1986-01-16 | 1987-08-17 | Sony Corp | 半導体化合物の製造方法 |
| JPS62183114A (ja) * | 1986-02-06 | 1987-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製法 |
| JPS6393110A (ja) * | 1986-03-07 | 1988-04-23 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路装置の製造方法 |
| JPS6437012A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor integrated circuit |
| JPH01187815A (ja) * | 1988-01-22 | 1989-07-27 | Toshiba Corp | 半導体装置の製造方法 |
| US5543361A (en) * | 1990-05-14 | 1996-08-06 | At&T Global Information Solutions Company | Process for forming titanium silicide local interconnect |
| JP2014220497A (ja) * | 2013-05-01 | 2014-11-20 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | 改良された金属接触を有する太陽電池バイパスダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0159935B1 (en) | Method for inhibiting dopant out-diffusion | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| CA1306072C (en) | Refractory metal - titanium nitride conductive structures and processes for forming the same | |
| JPH0673375B2 (ja) | 半導体装置の製造方法 | |
| JPH0367334B2 (ja) | ||
| KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JPS6072272A (ja) | 半導体装置の製造方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| JPH0581664B2 (ja) | ||
| KR930004295B1 (ko) | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 | |
| JPS60182133A (ja) | 半導体装置の製造方法 | |
| JP2002050756A (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| US6218295B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same | |
| CA1238429A (en) | Low resistivity hillock free conductors in vlsi devices | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| US5885898A (en) | Method for forming diffusion barrier layer | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS6079721A (ja) | 半導体構造体の形成方法 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JP3186053B2 (ja) | 半導体集積回路装置の金属配線構造の形成方法 | |
| JPS5950214B2 (ja) | 半導体装置の製造方法 | |
| KR0121870B1 (ko) | 반도체 장치의 금속 콘택부 구조 및 형성방법 | |
| JP3058956B2 (ja) | 半導体装置およびその製造方法 |