JPS62188222A - 半導体化合物の製造方法 - Google Patents

半導体化合物の製造方法

Info

Publication number
JPS62188222A
JPS62188222A JP395786A JP395786A JPS62188222A JP S62188222 A JPS62188222 A JP S62188222A JP 395786 A JP395786 A JP 395786A JP 395786 A JP395786 A JP 395786A JP S62188222 A JPS62188222 A JP S62188222A
Authority
JP
Japan
Prior art keywords
wafer
vapor deposition
chamber
annealing
outside air
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP395786A
Other languages
English (en)
Other versions
JP2642926B2 (ja
Inventor
Hirobumi Sumi
博文 角
Yukiyasu Sugano
菅野 幸保
Hiroshi Yamamoto
博士 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61003957A priority Critical patent/JP2642926B2/ja
Publication of JPS62188222A publication Critical patent/JPS62188222A/ja
Application granted granted Critical
Publication of JP2642926B2 publication Critical patent/JP2642926B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の電極の形成方法に関するもので、
特に電極に使用される安定なシリサイド層を得る方法に
関するものである。
〔発明の概要〕
本発明は、超LSI等の半導体装置の電極層を形成する
際に於いて、外気と隔離された反応室内で半導体材料上
比金属層を形成し、その反応室内を外気と隔離したまま
熱処理することによって、抵抗率の低い半導体化合物を
得るものである。
〔従来の技術〕
最近の超LSIのゲート電極材料としてこれまでのポリ
シリコン電極に対しより抵抗率の低い各種高融点メタル
やシリサイド等の新材料の必要性が高まっている。この
ことは特に高集積度化、高速度化の要求の強いDRAM
プロセスに於いて重要であり、例えば256KD RA
 Mでは高速化の為に一部でMoS i zのゲート構
造も採用されている。一方IMDRAM更に4M、16
MDRAMと高集積度化が進むとゲート電極、配線抵抗
の増加がデバイスの演算速度を決定する最も大きい要因
となるので、ゲート電極材料の低抵抗化が重要な課題と
なっている。例えば0.3−0.4μm厚のシリサイド
膜を考えた場合、WSizでは2−3Ω/口であるが、
Ti5izに於いては1Ω/口以下が可能であるため、
IMDRAM以降のゲート電極材料としては抵抗率の低
いTi5iz (及びTi5iz/多結晶Siノポリサ
イド構造)が有力視されている。
1984年神戸で開かれた16th Conferen
ce onSolid 5tate Devices 
and Materialsに於いて三菱電機は次の点
を発表した。(Extended Abstracts
P、 p、 47〜50) (i)Si上にスパッタさせたTiの薄いフィルムをラ
ンプアニールによりシリサイド化させた所、酸素の存在
しないTi5iz層を得るためにはハロゲンランプによ
る急速加熱が極めて効果的であった。
(ii ) Rutherfordバックスキャツタ分
析とX線解析により調べたところ、650℃以上のラン
プアニールを用いれば30秒以内で化学量論比のTi5
iiが形成できた。
(iii)2ステツプランプアニールを利用することに
よってセルファラインで形成したチタンシリサイドはM
OS l−ランジスタのソース/ドレイン及びゲートに
好適であった。
〔発明が解決しようとする問題点〕
Tiは極めて活性である為にドープされた多結晶Si膜
上にTiを堆積し熱処理によってシリサイド化させると
、熱処理雰囲気中に含まれる酸素と反応してTiOxが
形成されてしまい、良好なTi5izlJが形成されな
いという問題があった。
〔問題点を解決するための手段〕
本発明はTiと酸素との反応を極力抑える為に、非常に
真空度の高い(〜10−’Torr)蒸着装置のチャン
バー内で金VANの蒸着を行った後、そのチャンバー内
で真空を破らずにランプアニール等の短時間アニールを
施すことによりTi5iz層への酸素の侵入を抑え良好
なシリサイド層の形成を可能としたものである。
〔作用〕
本発明の方法によれば、蒸着後、非常に活性な金属表面
を従来のように、大気中にさらさずに非常に良い真空中
でアニーリングを行うので、化学的に安定な半導体化合
物を得ることができる。本発明は、ゲート7%極材料と
して有効なTi5iz等のシリサイド化成に関するもの
である。Tiはシリコン上に蒸着された後ランプアニー
ル等の熱処理によりシリサイド化されるが、Tiは化学
的に活性であり、熱処理雰囲気中の微量の酸素と反応し
て表面にTiOを形成しシリサイド化反応を抑制して低
抵抗化を困難にするという問題がある。Ti等の金属の
蒸着は非常に真空度の良い雰囲気中で行われるが、この
同じ雰囲気を利用し、蒸着後同チャンバー内、もしくは
同装置内で真空を破らずにアニーリングを施し表面の酸
化反応を防止し、安定なシリサイド層の形成を可能とす
る。
〔実施例〕
安定シたシリサイド層を形成するためには真空度の良い
雰囲気が必要である。そこで、Ti等の金属を蒸着する
場合には〜10−”TorrO高真空が使用されるが、
その雰囲気中を利用して、Tiの蒸着を行った同一のチ
ャンバー内あるいは、同一の装置内でアニーリングを行
い安定したシリサイド層の形成を行う。その装置の一例
を第1図Aに示す。
これは、蒸着装置にランプアニール装置等のアニーリン
グ装置を取り付は一体としたものである。
従来の蒸着装置に設置されたヒーティング装置は蒸着前
のSiウェーハのプリヒート及び装置のベーキングのみ
に使用されているが、そのベーキング用ヒーターを利用
して蒸着後にもウェーハを加熱できるように工夫したも
のが、本願発明である。
ウェーハ導入室5より導入されたウェーハに対してクリ
ーニング室6中でRFスパッタリングを行い、ウェーハ
表面の自然酸化膜を除去して清浄な表面を露出させる。
そして草着室7においてスパッタリングによりTiを5
00人藩着して、第1図Bに示されるような構造を形成
する。次にスパッタ蒸着室7の真空を破らずに第2ヒー
ター10によ  ゛リアニーリングを行ってTi5iz
層を形成する。その後ウェーハを移動させてウェーハ導
入室5からウェーハを回収する。
〔発明の効果〕
第2図は多結晶Si上にTiを蒸着し常圧型(大気圧)
 IRアニール炉を用いて800℃、30秒間アニール
を行ったサンプル後の深さ方向に対してのTi+N(4
18eV)、 Ti(393eV)、5i(92eV)
、 0(518eV)の^ugerIntensity
を示す。この結果から判るように酸素は表面から侵入し
ており、TiOxの形成が進むことによってシリサイド
反応が抑えられてしまうことがわかる。第3図は同様な
サンプルを減圧型(真空中)■Rアニールにより800
℃30秒間アニールしたサンプルのAES結果を示す。
この結果から、表面ではTiNが形成され、また、極表
面には酸素が存在するが、内部には酸素が存在せず安定
したTi5iJJのみが形成されていることがわかる。
また、Psは、常圧型(大気圧)■Rアニールにおいて
はPs=6.3Ω/口、減圧型(真空中) IRアニー
ルではPs・1.8Ω/口となり、シリサイド層を減圧
型IRアニールにより形成したものは格段に抵抗が低い
ことがわかり、本願発明の格別の効果が認められる。
一方、本発明の製造方法に用いられる製造装置には、従
来のプリヒート等をするためのヒーター付き蒸着装置が
そのまま利用できるので、本発明には装置の改造をする
必要がないと言う別の効果もある。
【図面の簡単な説明】
第1図Aは本発明の製造方法を示す。 第1図Bは本発明の製造方法に用いる電極構造を示す。 第2図は常圧型IR炉によってアニールしたサンプルの
オージェ分析結果を示す。 第3図は減圧型II?炉によってアニールしたサンプル
のオージェ分析結果を示す。

Claims (1)

  1. 【特許請求の範囲】 半導体材料上に金属層を形成し、熱処理する半導体化合
    物の製造方法において、 外気とは隔離された反応室内で半導体材料上に金属層を
    形成する工程と、 外気とは隔離されたままの上記反応室内において熱処理
    する工程とからなる半導体化合物の製造方法。
JP61003957A 1986-01-11 1986-01-11 シリコン化合物の製造方法 Expired - Lifetime JP2642926B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61003957A JP2642926B2 (ja) 1986-01-11 1986-01-11 シリコン化合物の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61003957A JP2642926B2 (ja) 1986-01-11 1986-01-11 シリコン化合物の製造方法

Publications (2)

Publication Number Publication Date
JPS62188222A true JPS62188222A (ja) 1987-08-17
JP2642926B2 JP2642926B2 (ja) 1997-08-20

Family

ID=11571581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61003957A Expired - Lifetime JP2642926B2 (ja) 1986-01-11 1986-01-11 シリコン化合物の製造方法

Country Status (1)

Country Link
JP (1) JP2642926B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160010A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH023917A (ja) * 1988-01-20 1990-01-09 Philips Gloeilampenfab:Nv 半導体装置の製造方法
KR100469912B1 (ko) * 2001-12-31 2005-02-02 주식회사 하이닉스반도체 반도체 소자의 증착 장치
CN117673335A (zh) * 2024-01-31 2024-03-08 贝特瑞新材料集团股份有限公司 负极材料及其制备方法、锂离子电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121A (ja) * 1981-06-25 1983-01-05 Fujitsu Ltd 半導体装置の製造方法
JPS59121834A (ja) * 1982-12-28 1984-07-14 Oki Electric Ind Co Ltd 電極配線の製造方法
JPS60182133A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置の製造方法
JPS60226174A (ja) * 1984-04-25 1985-11-11 Matsushita Electronics Corp 金属硅化物の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121A (ja) * 1981-06-25 1983-01-05 Fujitsu Ltd 半導体装置の製造方法
JPS59121834A (ja) * 1982-12-28 1984-07-14 Oki Electric Ind Co Ltd 電極配線の製造方法
JPS60182133A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置の製造方法
JPS60226174A (ja) * 1984-04-25 1985-11-11 Matsushita Electronics Corp 金属硅化物の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160010A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH023917A (ja) * 1988-01-20 1990-01-09 Philips Gloeilampenfab:Nv 半導体装置の製造方法
KR100469912B1 (ko) * 2001-12-31 2005-02-02 주식회사 하이닉스반도체 반도체 소자의 증착 장치
CN117673335A (zh) * 2024-01-31 2024-03-08 贝特瑞新材料集团股份有限公司 负极材料及其制备方法、锂离子电池

Also Published As

Publication number Publication date
JP2642926B2 (ja) 1997-08-20

Similar Documents

Publication Publication Date Title
JPS62101049A (ja) シリサイド層の形成方法
JPS62216352A (ja) 半導体装置の製造方法
JPH11507770A (ja) サリサイドの形成方法
US4526665A (en) Method of depositing fully reacted titanium disilicide thin films
JPS62188222A (ja) 半導体化合物の製造方法
JP2658019B2 (ja) 半導体装置の製造方法
JP2522924B2 (ja) 金属シリサイド膜の形成方法
JPS62188223A (ja) 半導体化合物の製造方法
EP0100454A1 (en) Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device
JPS62188224A (ja) 半導体化合物の製造方法
JPS61216331A (ja) 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法
JPS58154228A (ja) 半導体装置の製造方法
JPS5863165A (ja) 多層電極構造を有した半導体装置
TW410389B (en) Manufacture of semiconductor device
JPS6011817B2 (ja) 半導体装置の製造方法
JPS6272122A (ja) 高融点金属シリサイドの形成方法
JPH08139056A (ja) Tiシリサイド層を有する半導体装置の製造方法
JP2555754B2 (ja) 薄膜形成方法
JPH0377661B2 (ja)
JPH04147626A (ja) 半導体装置の製造方法
JPH0626212B2 (ja) 半導体装置の製造方法
JPH0433129B2 (ja)
JPS5898921A (ja) 配線電極形成方法
TW502318B (en) Method for preventing leakage of current on source/drain
JPS61135156A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term