KR100469912B1 - 반도체 소자의 증착 장치 - Google Patents

반도체 소자의 증착 장치 Download PDF

Info

Publication number
KR100469912B1
KR100469912B1 KR10-2001-0089191A KR20010089191A KR100469912B1 KR 100469912 B1 KR100469912 B1 KR 100469912B1 KR 20010089191 A KR20010089191 A KR 20010089191A KR 100469912 B1 KR100469912 B1 KR 100469912B1
Authority
KR
South Korea
Prior art keywords
wafer
chamber
deposition
cleaning
cleaning chamber
Prior art date
Application number
KR10-2001-0089191A
Other languages
English (en)
Other versions
KR20030058665A (ko
Inventor
정우석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0089191A priority Critical patent/KR100469912B1/ko
Publication of KR20030058665A publication Critical patent/KR20030058665A/ko
Application granted granted Critical
Publication of KR100469912B1 publication Critical patent/KR100469912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 증착 장치에 관한 것으로, 특히 콘택홀이 형성된 후, 플러그(Plug)용 다결정 실리콘층의 증착 공정이 진행되는 증착 챔버(Chamber)에 수소를 사용한 RTP(Rapid Thermal Process) 클리닝(Cleaning) 공정이 진행되는 웨이퍼(Wafer) 클리너(Cleaner)를 부착하므로, 상기 콘택홀에 의해 노출된 도전층 표면의 자연 산화막을 제거하고, 상기 수소의 페시베이션(Passivation)에 의해 상기 도전층 표면에 자연 산화막의 재생성을 방지하므로 콘택 저항을 감소시켜 소자의 동작 속도를 증가시키고 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

반도체 소자의 증착 장치{Apparatus deposition of semiconductor device}
본 발명은 반도체 소자의 증착 장치에 관한 것으로, 특히 콘택홀이 형성된 후, 플러그(Plug)용 다결정 실리콘층의 증착 공정이 진행되는 증착 챔버(Chamber)에 수소를 사용한 RTP(Rapid Thermal Process) 클리닝(Cleaning) 공정이 진행되는 웨이퍼(Wafer) 클리너(Cleaner)를 부착하여 소자의 동작 속도를 증가시키고 소자의 수율 및 신뢰성을 향상시키는 반도체 소자의 증착 장치에 관한 것이다.
도 1은 종래 기술에 따른 반도체 소자의 증착 장치를 도시한 단면도이다.
도 1을 참조하면, 종래 기술에 따른 반도체 소자의 증착 장치는 다결정 실리콘층의 증착 공정이 진행되는 증착 챔버(11)와 상기 증착 챔버(11) 일측에 부착되며 웨이퍼의 입/출구인 로드 락(Load lock)(13)으로 구성된다.
여기서, 상기 증착 챔버(11)는 석영으로 구성되며 다결정 실리콘층의 증착 공정이 진행되는 튜브(Tube)형 슬라인더(Sylinder)(21), 상기 슬라인더(21)를 감싸며 상기 증착 챔버(11)를 가열시키는 가열 시스템(System)(23) 및 상기 슬라인더(21) 하부에 위치하며 웨이퍼를 위, 아래로 이동시키는 웨이퍼 리프팅(Lifting) 시스템(25)으로 구성된다.
종래의 반도체 소자의 증착 장치는 콘택홀이 형성된 후, 플러그용 다결정 실리콘층의 증착 공정 시 상기 콘택홀에 의해 노출된 도전층 표면의 자연 산화막을 제거하지 못하기 때문에 콘택 저항이 증가되어 소자의 동작 속도가 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 콘택홀이 형성된 후, 플러그용 다결정 실리콘층의 증착 공정이 진행되는 증착 챔버에 수소를 사용한 RTP 클리닝 공정이 진행되는 웨이퍼 클리너를 부착하므로, 상기 콘택홀에 의해 노출된 도전층 표면의 자연 산화막을 제거하고, 상기 도전층 표면에 자연 산화막의 재생성을 방지하는 반도체 소자의 증착 장치를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 반도체 소자의 증착 장치를 도시한 단면도.
도 2는 SiO의 환원 반응의 최적화 조건을 도시한 그래프.
도 3은 켈빈 콘택 저항 값에 대해 종래와 본 발명을 비교하여 도시한 그래프.
도 4는 콘택 체인 저항 값에 대해 종래와 본 발명을 비교하여 도시한 그래프.
도 5는 종래 기술에 따른 반도체 소자의 증착 장치를 도시한 단면도.
도 6은 본 발명의 웨이퍼 클리너(33)를 도시한 사시도.
도 7은 본 발명의 로버트 암 방식의 웨이퍼 클리너를 도시한 사시도.
도 8은 본 발명의 컨베이어 방식의 웨이퍼 클리너를 도시한 사시도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 증착 챔버 13, 35 : 로드 락
21, 41 : 슬라인더 23, 43 : 가열 시스템
25, 45 : 웨이퍼 리프팅 시스템 33 : 웨이퍼 클리너
51 : 클리닝 챔버 53 : 할로겐 램프
55 : 웨이퍼 지지대 61 : 제 1 도어
63 : 로버트 암 71 : 웨이퍼 이동 시스템
73 : 컨베이어 벨트 75 : 제 2 도어
이상의 목적을 달성하기 위한 본 발명은반도체소자의 콘택플러그를 형성하기 위한 증착장치에 있어서,증착 공정이 진행되는 증착 챔버;상기 증착 챔버보다 작은 크기로 상기 증착 챔버 외측에 부착되어 수소(H2) RTP 클리닝 공정을 실시하는 인-시튜 웨이퍼 클리너인 H2 RTP 챔버;상기 H2 RTP 챔버 일측에 부착되는 웨이퍼의 출입구인 로드 락을 포함하는 것과,상기 증착 챔버, RTP 웨이퍼 클리너 및 로드 락이 인 시튜 공정에 사용되는 것과,상기 RTP 웨이퍼 클리너는 웨이퍼의 클리닝 공정이 진행되는 클리닝 챔버, 상기 클리닝 챔버 상측에 위치하며 상기 클리닝 챔버를 가열시키는 할로겐 램프 및 상기 클리닝 챔버 내의 하부에 위치하는 웨이퍼 지지대로 구성되되,상기 클리닝 챔버는 석영으로 덮여있고 측벽과 바닥 부위는 스테인레스 스틸의 재질로 만들어지며, 10 ∼ 5Oℓ의 볼륨을 갖는 것과,상기 RTP 웨이퍼 클리너는 웨이퍼의 클리닝 공정이 진행되는 클리닝 챔버, 상기 클리닝 챔버 상측에 위치하며 상기 클리닝 챔버를 가열시키는 할로겐 램프, 상기 클리닝 챔버 내의 하부에 위치하는 웨이퍼 지지대 및 상기 클리닝 챔버의 측면에 형성되어 로버트 암에 의한 웨이퍼의 입/출구인 도어로 구성되는 것과,상기 RTP 웨이퍼 클리너는 웨이퍼의 클리닝 공정이 진행되는 클리닝 챔버, 상기 클리닝 챔버 상측에 위치하며 상기 클리닝 챔버를 가열시키는 할로겐 램프, 상기 클리닝 챔버 내의 하부에 위치하는 웨이퍼 지지대 및 상기 클리닝 챔버의 하부에 형성되어 웨이퍼 이동 시스템에 부착된 컨베이어 벨트에 의한 웨이퍼의 입/출구인 도어로 구성됨을 특징으로 한다.
도 2는 SiO의 환원 반응의 최적화 조건을 도시한 그래프이다.
도 2를 참조하면, 800℃ 이상의 고온에서 저압 조건으로 수소를 흘려주면 산소 환원 반응에 의해 도전층 표면의 산화막을 제거할 수 있다. 이때, 클리닝 전위선(A)을 기준으로 한 것과 같이, 산소량이 적을수록 즉 고순도의 H2를 사용할수록 그리고 클리닝 공정 압력이 낮을수록 클리닝 공정의 온도를 낮출 수 있어 공정 비용이 절감된다.
그리고, 고온에서 산화막이 제거된 도전층 표면에 H2를 계속해서 흘려주면 도전층 표면이 SiH로 패시베이션(Passivation) 되기 때문에 도전층이 대기 중에 노출되어도 도전층 표면에 자연 산화막의 재생성이 발생되지 않는다.
도 3은 켈빈 콘택 저항 값에 대해 종래와 본 발명을 비교하여 도시한 그래프이고, 도 4는 콘택 체인 저항 값에 대해 종래와 본 발명을 비교하여 도시한 그래프이다.
도 3 및 도 4를 참조하면, H2를 사용한 클리닝 공정을 진행하여 콘택홀에 의해 노출된 도전층 표면의 자연 산화막을 제거해주고 자연 산화막의 재생산을 방지하기 때문에 각각의 콘택 저항 값인 켈빈(Kelvin) 콘택 저항 값이 30 ∼ 40%가 감소하게 되고 다수개의 콘택의 저항 값이 콘택 체인(Chain)의 저항 값이 3 ∼ 4배가 감소하게 된다.
본 발명의 원리는 콘택홀이 형성된 후, 플러그용 다결정 실리콘층의 증착 공정이 진행되는 증착 챔버에 수소를 사용한 RTP 클리닝 공정이 진행되는 웨이퍼 클리너를 부착하므로, 0.16㎛ 이하의 DRAM 공정에서 비정질 실리콘 증착 후 플러그의 형성 공정 시 상기 수소를 사용한 RTP 클리닝 공정에 의해 상기 콘택홀에 의해 노출된 도전층의 자연 산화막을 제거하고 상기 수소 페시베이션으로 자연 산화막의 재생성을 억제시키는 발명이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 5는 종래 기술에 따른 반도체 소자의 증착 장치를 도시한 단면도이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 증착 장치는 다결정 실리콘층의 증착 공정이 진행되는 증착 챔버(31), 상기 증착 챔버(31) 일측에 부착되며 RTP 클리닝 공정이 진행되는 상기 증착 챔버(31)보다 작은 크기의 웨이퍼클리너(33) 및 상기 웨이퍼 클리너(33) 일측에 부착되며 웨이퍼의 입/출구인 로드 락(35)으로 구성된다. 이때, 상기 증착 챔버(31), 웨이퍼 클리너(33) 및 로드 락(35)이 인 시튜(In-situ) 공정에 사용된다.
여기서, 상기 증착 챔버(31)는 석영으로 구성되며 다결정 실리콘층의 증착 공정이 진행되는 튜브형 슬라인더(41), 상기 슬라인더(41)를 감싸며 상기 증착 챔버(31)를 가열시키는 가열 시스템(43) 및 상기 슬라인더(41) 하부에 위치하며 웨이퍼를 위, 아래로 이동시키는 웨이퍼 리프팅 시스템(45)으로 구성된다.
도 6은 본 발명의 웨이퍼 클리너(33)를 도시한 사시도이다.
도 6을 참조하면, 상기 웨이퍼 클리너(33)는 웨이퍼의 클리닝 공정이 진행되는 클리닝 챔버(51), 상기 클리닝 챔버(51) 상측에 위치하며 상기 클리닝 챔버(51)를 가열시키는 할로겐 램프(Halogen lamp)(53) 및 상기 클리닝 챔버(51) 내의 하부에 위치하는 웨이퍼 지지대(55)로 구성된다. 이때, 상기 클리닝 챔버(51)는 석영으로 덮여있고 측벽과 바닥 부위는 스테인레스 스틸의 재질로 만들어지며, 10 ∼ 5Oℓ의 볼륨을 갖는다.
도 7은 본 발명의 로버트 암 방식의 웨이퍼 클리너를 도시한 사시도이고, 도 8은 본 발명의 컨베이어 방식의 웨이퍼 클리너를 도시한 사시도이다.
상기 웨이퍼 클리너(33)는 웨이퍼 핸들링(Handling) 방식에 따라 로버트 암(Robot arm) 방식과 컨베이어(Conveyer) 방식이 있다.
도 7을 참조하면, 상기 로버트 암 방식은 상기 클리닝 챔버(51)의 측면에 웨이퍼의 입/출구인 제 1 도어(Door)(61)를 형성하여 로버트 암(63)에 의해 웨이퍼가상기 로드 락(35)에서 웨이퍼 클리너(33)로 유입되고, 다시 증착 챔버(31)로 유입된다.
도 8을 참조하면, 상기 컨베이어 방식은 웨이퍼 이동 시스템(71)에 부착된 컨베이어 벨트(Belt)(73)에 웨이퍼를 안착시킨 후, 상기 클리닝 챔버(51)의 하부에 웨이퍼의 입/출구인 제 2 도어(75)를 통해 웨이퍼를 상, 하로 이동시켜 상기 로드 락(35)에서 웨이퍼 클리너(33)로 유입되고, 다시 증착 챔버(31)로 유입된다.
상술한 본 발명의 실시 예에 따른 반도체 소자의 증착 장치의 동작을 설명하면 다음과 같다.
상기 증착 챔버(31)는 상기 가열 시스템(43)에 의해 일정 온도를 유지한 상태에서 콘택홀이 구비된 웨이퍼를 상기 로드 락(35)을 통해 상기 웨이퍼 클리너(33)에 삽입한다.
그리고, 상기 웨이퍼 클리너(33)에 삽입된 웨이퍼를 1장씩 다시 로딩되어 H2를 사용한 RTP 클리닝 공정을 진행한다. 이때, 상기 RTP 클리닝 공정으로 상기 콘택홀에 의해 노출된 도전층 표면의 자연 산화막을 제거한다.
이어, 클리닝 공정이 완료된 웨이퍼는 다시 증착 챔버(31)의 웨이퍼 리프팅 시스템(45)에 의해 상기 슬라인더(41)로 이동하여 실리콘 증착 공정이 진행된다.
여기서, 상기 웨이퍼 클리너(33) 안쪽만 수소가 흐르고, 상기 로드 블록(35)에서 증착 챔버(31) 내에는 고순도 질소 이동 가스가 흐른다. 이때, 세정 공정이 진행되지 않는 경우 상기 웨이퍼 클리너(33) 안쪽에도 고순도 질소 이동 가스가 흐른다.
본 발명의 반도체 소자의 증착 장치는 콘택홀이 형성된 후, 플러그용 다결정 실리콘층의 증착 공정이 진행되는 증착 챔버에 수소를 사용한 RTP 클리닝 공정이 진행되는 웨이퍼 클리너를 부착하므로, 상기 콘택홀에 의해 노출된 도전층 표면의 자연 산화막을 제거하고, 상기 수소의 페시베이션에 의해 상기 도전층 표면에 자연 산화막의 재생성을 방지하므로 콘택 저항을 감소시켜 소자의 동작 속도를 증가시키고 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (6)

  1. 반도체소자의 콘택플러그를 형성하기 위한 증착장치에 있어서,
    증착 공정이 진행되는 증착 챔버;
    상기 증착 챔버보다 작은 크기로 상기 증착 챔버 외측에 부착되어 수소(H2) RTP 클리닝 공정을 실시하는 인-시튜 웨이퍼 클리너인 H2 RTP 챔버와;
    상기 H2 RTP 챔버 일측에 부착되는 웨이퍼의 출입구인 로드 락을 포함하는 것을 특징으로 하는 반도체 소자의 증착 장치.
  2. 제 1 항에 있어서,
    상기 증착 챔버, RTP 웨이퍼 클리너 및 로드 락이 인 시튜 공정에 사용됨을 특징으로 하는 반도체 소자의 증착 장치.
  3. 제 1 항에 있어서,
    상기 RTP 웨이퍼 클리너는 웨이퍼의 클리닝 공정이 진행되는 클리닝 챔버, 상기 클리닝 챔버 상측에 위치하며 상기 클리닝 챔버를 가열시키는 할로겐 램프 및 상기 클리닝 챔버 내의 하부에 위치하는 웨이퍼 지지대로 구성됨을 특징으로 하는 반도체 소자의 증착 장치.
  4. 제 3 항에 있어서,
    상기 클리닝 챔버는 석영으로 덮여있고 측벽과 바닥 부위는 스테인레스 스틸의 재질로 만들어지며, 10 ∼ 5Oℓ의 볼륨을 갖는 것을 특징으로 하는 반도체 소자의 증착 장치.
  5. 제 1 항에 있어서,
    상기 RTP 웨이퍼 클리너는 웨이퍼의 클리닝 공정이 진행되는 클리닝 챔버, 상기 클리닝 챔버 상측에 위치하며 상기 클리닝 챔버를 가열시키는 할로겐 램프, 상기 클리닝 챔버 내의 하부에 위치하는 웨이퍼 지지대 및 상기 클리닝 챔버의 측면에 형성되어 로버트 암에 의한 웨이퍼의 입/출구인 도어로 구성됨을 특징으로 하는 반도체 소자의 증착 장치.
  6. 제 1 항에 있어서,
    상기 RTP 웨이퍼 클리너는 웨이퍼의 클리닝 공정이 진행되는 클리닝 챔버, 상기 클리닝 챔버 상측에 위치하며 상기 클리닝 챔버를 가열시키는 할로겐 램프, 상기 클리닝 챔버 내의 하부에 위치하는 웨이퍼 지지대 및 상기 클리닝 챔버의 하부에 형성되어 웨이퍼 이동 시스템에 부착된 컨베이어 벨트에 의한 웨이퍼의 입/출구인 도어로 구성됨을 특징으로 하는 반도체 소자의 증착 장치.
KR10-2001-0089191A 2001-12-31 2001-12-31 반도체 소자의 증착 장치 KR100469912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0089191A KR100469912B1 (ko) 2001-12-31 2001-12-31 반도체 소자의 증착 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0089191A KR100469912B1 (ko) 2001-12-31 2001-12-31 반도체 소자의 증착 장치

Publications (2)

Publication Number Publication Date
KR20030058665A KR20030058665A (ko) 2003-07-07
KR100469912B1 true KR100469912B1 (ko) 2005-02-02

Family

ID=32216560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0089191A KR100469912B1 (ko) 2001-12-31 2001-12-31 반도체 소자의 증착 장치

Country Status (1)

Country Link
KR (1) KR100469912B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188222A (ja) * 1986-01-11 1987-08-17 Sony Corp 半導体化合物の製造方法
JPH08203852A (ja) * 1995-01-31 1996-08-09 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH08203858A (ja) * 1995-01-31 1996-08-09 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH08274037A (ja) * 1996-05-20 1996-10-18 Seiko Instr Inc 単結晶薄膜半導体成長方法
JPH1187326A (ja) * 1997-09-11 1999-03-30 Ebara Corp 気相成長装置
JPH11251281A (ja) * 1998-02-27 1999-09-17 Super Silicon Kenkyusho:Kk 半導体ウエハ製造方法及び装置
KR20000062731A (ko) * 1999-03-05 2000-10-25 조셉 제이. 스위니 현장 열 어닐링 가능한 구리 금속화물의 전기 화학 증착용장치
KR20010090666A (ko) * 2000-04-10 2001-10-19 김용일 리모트 플라즈마를 이용한 원자층 형성장치의 기체이송장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188222A (ja) * 1986-01-11 1987-08-17 Sony Corp 半導体化合物の製造方法
JPH08203852A (ja) * 1995-01-31 1996-08-09 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH08203858A (ja) * 1995-01-31 1996-08-09 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH08274037A (ja) * 1996-05-20 1996-10-18 Seiko Instr Inc 単結晶薄膜半導体成長方法
JPH1187326A (ja) * 1997-09-11 1999-03-30 Ebara Corp 気相成長装置
JPH11251281A (ja) * 1998-02-27 1999-09-17 Super Silicon Kenkyusho:Kk 半導体ウエハ製造方法及び装置
KR20000062731A (ko) * 1999-03-05 2000-10-25 조셉 제이. 스위니 현장 열 어닐링 가능한 구리 금속화물의 전기 화학 증착용장치
KR20010090666A (ko) * 2000-04-10 2001-10-19 김용일 리모트 플라즈마를 이용한 원자층 형성장치의 기체이송장치

Also Published As

Publication number Publication date
KR20030058665A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US5217501A (en) Vertical wafer heat treatment apparatus having dual load lock chambers
KR100260120B1 (ko) 열처리 장치
US4817558A (en) Thin-film depositing apparatus
US5961323A (en) Dual vertical thermal processing furnace
US7344983B2 (en) Clustered surface preparation for silicide and metal contacts
KR100918005B1 (ko) 반도체 장치의 제조방법 및 기판처리장치
JP2004193575A (ja) 半導体プロセスおよびこれに関連する装置
JPH09275076A (ja) 半導体装置の製造方法、半導体製造装置およびそのクリーニング方法
KR100975717B1 (ko) 기상성장장치와 기상성장방법
EP1715079A1 (en) Deposition of titanium nitride film
TW201537660A (zh) 處理基板的設備
JP3667038B2 (ja) Ｃｖｄ成膜方法
KR100469912B1 (ko) 반도체 소자의 증착 장치
US6294228B1 (en) Method for forming thin films
JP4131677B2 (ja) 半導体デバイスの製造方法及び基板処理装置
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
JPH03218017A (ja) 縦型熱処理装置
JP4553227B2 (ja) 熱処理方法
JP2003051452A (ja) 半導体装置の製造方法および基板処理装置
JPH07263370A (ja) 熱処理装置
JPH0953179A (ja) ガス導入構造およびそれを用いたｃｖｄ装置
JP2000156354A (ja) タングステンシリサイド蒸着工程における微粒子汚染物を除去するための方法及び装置
US20220228262A1 (en) Vapor deposition device and carrier used in same
KR20070093187A (ko) 기판 척킹 라인과 콘택하는 원통형의 오링을 구비한 히터어셈블리
KR0118865B1 (ko) 반도체장치의 저압 화학기상증착방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee