JPH04147626A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04147626A JPH04147626A JP27173590A JP27173590A JPH04147626A JP H04147626 A JPH04147626 A JP H04147626A JP 27173590 A JP27173590 A JP 27173590A JP 27173590 A JP27173590 A JP 27173590A JP H04147626 A JPH04147626 A JP H04147626A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- mosix
- high melting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 230000008018 melting Effects 0.000 claims description 19
- 238000002844 melting Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 15
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 15
- 238000004544 sputter deposition Methods 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 72
- 238000000151 deposition Methods 0.000 description 7
- 238000001556 precipitation Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229910016006 MoSi Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910020968 MoSi2 Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置の製造方法に関し、特に半導体装置
の金属配線形成方法に関する。
の金属配線形成方法に関する。
(従来の技術)
半導体装置における金属配線材料には、通常AlにSi
を1〜2%加えたAl合金が用いられている。そして、
コンタクトホールにおけるシリコン基板と金属配線との
密着性を高めるため、AN合金を蒸着した後、通常40
′0〜500℃の熱処理が行われている。しかし、1μ
m2以下の微細なコンタクトホールにおいては、Al合
合金へ過剰Siが熱処理によりシリコン基板表面に析出
し、コンタクト抵抗を増加させるという問題がある。
を1〜2%加えたAl合金が用いられている。そして、
コンタクトホールにおけるシリコン基板と金属配線との
密着性を高めるため、AN合金を蒸着した後、通常40
′0〜500℃の熱処理が行われている。しかし、1μ
m2以下の微細なコンタクトホールにおいては、Al合
合金へ過剰Siが熱処理によりシリコン基板表面に析出
し、コンタクト抵抗を増加させるという問題がある。
これを防ぐ方法として、Al合金とシリコン基板との間
にTiW、TiN、高融点金属シリサイド等、AlやS
iの移動を阻止する金属(バリアメタル)を挟んだ積層
配線構造が一般に用いられている。
にTiW、TiN、高融点金属シリサイド等、AlやS
iの移動を阻止する金属(バリアメタル)を挟んだ積層
配線構造が一般に用いられている。
高融点金属シリサイドの中でも、モリブデンシリサイド
MoSi2.oはAlとの反応温度か高いという利点が
あり、バリアメタルとしてしばしば用いられている。現
実にはモリブデンシリサイド層の形成はスパッタ蒸着法
によって行われ、ターゲット量産上の問題から、Siの
組成比を2.2〜2.5としたMoS i x (x=
2. 2〜2,5)ターゲットか用いられている。従っ
て、通常、バリアメタルとして用いられているモリブデ
ンシリサイドMoSix層はMoSi2.oよりS1組
成比がやや大きくなっていると考えられる。第2図にモ
リブデンシリサイドMoSix層をバリアメタルとして
用いた、Al合金/MoSixの積層配線構造を示す。
MoSi2.oはAlとの反応温度か高いという利点が
あり、バリアメタルとしてしばしば用いられている。現
実にはモリブデンシリサイド層の形成はスパッタ蒸着法
によって行われ、ターゲット量産上の問題から、Siの
組成比を2.2〜2.5としたMoS i x (x=
2. 2〜2,5)ターゲットか用いられている。従っ
て、通常、バリアメタルとして用いられているモリブデ
ンシリサイドMoSix層はMoSi2.oよりS1組
成比がやや大きくなっていると考えられる。第2図にモ
リブデンシリサイドMoSix層をバリアメタルとして
用いた、Al合金/MoSixの積層配線構造を示す。
この積層配線構造は、シリコン基板1上に拡散領域2、
及び前記拡散領域2に対して開孔された絶縁層膜3を形
成し、その後、モリブデンシリサイドMoSix層7及
びAl合金層6を形成することにより作られる。また、
この積層配線構造は、MoSix層をスノマ・ツタ蒸着
する工程と、Ag合金をスパッタ蒸着する工程とを同一
真空系内で連続的に行うか、或いは第1の真空系でMo
Six層をスパッタ蒸着した後、できるだけ早く第2の
真空系中に入れ、Al合金をスパッタ蒸着するという方
法によって形成されており、工程の簡略化の点からMo
Six層を形成する際には基板加熱は行われない。ツク
リアメタルとしてTi5ixSWSixSTaSix等
、他の高融点金属シリサイドを用いた場合でも前記の事
情は同様である。
及び前記拡散領域2に対して開孔された絶縁層膜3を形
成し、その後、モリブデンシリサイドMoSix層7及
びAl合金層6を形成することにより作られる。また、
この積層配線構造は、MoSix層をスノマ・ツタ蒸着
する工程と、Ag合金をスパッタ蒸着する工程とを同一
真空系内で連続的に行うか、或いは第1の真空系でMo
Six層をスパッタ蒸着した後、できるだけ早く第2の
真空系中に入れ、Al合金をスパッタ蒸着するという方
法によって形成されており、工程の簡略化の点からMo
Six層を形成する際には基板加熱は行われない。ツク
リアメタルとしてTi5ixSWSixSTaSix等
、他の高融点金属シリサイドを用いた場合でも前記の事
情は同様である。
(発明か解決しようとする課題)
上述したモリブデンシリサイドMoSix層とAρ交合
金層からなる積層配線構造においては、Al合金層の蒸
着後に行う400〜500℃の熱処理によってMoSi
x層中のSiがAl合合金へ拡散し、絶縁性Si粒とし
て析出することにより、モリブデンシリサイドMoSi
x層がない場合はどではないが、シリコン基板とのコン
タクト抵抗か増加するという問題がある。また、析出し
た絶縁性Si粒が局部発熱や局部応力発生の原因となっ
て配線の断線等を招き、配線の信頼性か低下するという
欠点がある。バリアメタルとしてTiSix、WSix
、TaSix等、他の高融点金属シリサイドを用いた場
合でも同様の問題か発生すると考えられる。
金層からなる積層配線構造においては、Al合金層の蒸
着後に行う400〜500℃の熱処理によってMoSi
x層中のSiがAl合合金へ拡散し、絶縁性Si粒とし
て析出することにより、モリブデンシリサイドMoSi
x層がない場合はどではないが、シリコン基板とのコン
タクト抵抗か増加するという問題がある。また、析出し
た絶縁性Si粒が局部発熱や局部応力発生の原因となっ
て配線の断線等を招き、配線の信頼性か低下するという
欠点がある。バリアメタルとしてTiSix、WSix
、TaSix等、他の高融点金属シリサイドを用いた場
合でも同様の問題か発生すると考えられる。
本発明の目的は上述の課題に鑑みてなされたもので、高
融点金属シリサイド層とその上部に接するAl合金層と
からなる金属配線形成時において、熱処理時の高融点金
属シリサイド層からAl合合金へのSi析出を抑制する
半導体装置の製造方法を提供することを目的とする。
融点金属シリサイド層とその上部に接するAl合金層と
からなる金属配線形成時において、熱処理時の高融点金
属シリサイド層からAl合合金へのSi析出を抑制する
半導体装置の製造方法を提供することを目的とする。
(課題を解決するための手段)
二の目的の達成のために、本発明の半導体装置の製造方
法は、1μイ以下のコンタクトホールを有する半導体装
置を製造するに当たり、高融点金属シリサイド層とその
上部に接するAl合金層とからなる金属配線形成時に、
前記高融点金属シリサイド層を、400℃以上の予備基
板加熱を行った後ないしは400℃以上の基板加熱と同
時に形成し、その後にA交合金層を形成することを特徴
とする。
法は、1μイ以下のコンタクトホールを有する半導体装
置を製造するに当たり、高融点金属シリサイド層とその
上部に接するAl合金層とからなる金属配線形成時に、
前記高融点金属シリサイド層を、400℃以上の予備基
板加熱を行った後ないしは400℃以上の基板加熱と同
時に形成し、その後にA交合金層を形成することを特徴
とする。
(作用)
本発明では、高融点金属シリサイド層を、400℃以上
の予備基板加熱を行った後ないしは400℃以上の基板
加熱と同時に形成し、その後にAp合金層を形成するこ
とにより、高融点金属シリサイド層をある程度結晶化さ
せ、高融点金属シリサイド層からのSi析出を減少させ
、1μm2以下のコンタクトホールにおける、熱処理に
よるコンタクト抵抗の増大を抑制することが可能となる
。
の予備基板加熱を行った後ないしは400℃以上の基板
加熱と同時に形成し、その後にAp合金層を形成するこ
とにより、高融点金属シリサイド層をある程度結晶化さ
せ、高融点金属シリサイド層からのSi析出を減少させ
、1μm2以下のコンタクトホールにおける、熱処理に
よるコンタクト抵抗の増大を抑制することが可能となる
。
(実施例)
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(a)〜(c)は本発明の詳細な説明するために
工程順に示した半導体装置の断面図である。
工程順に示した半導体装置の断面図である。
先ず、第1図(a)のようにシリコン基板1上に拡散領
域2、絶縁膜層3を形成した半導体装置において、フォ
トリソグラフィー技術によって絶縁膜層コンタクトホー
ル4が開孔される。
域2、絶縁膜層3を形成した半導体装置において、フォ
トリソグラフィー技術によって絶縁膜層コンタクトホー
ル4が開孔される。
次に、第1図(b)に示すように、半導体装置を400
℃で予備加熱した後、モリブデンシリサイドMoSix
層5を同一真空系内でスパッタ蒸着により形成する。
℃で予備加熱した後、モリブデンシリサイドMoSix
層5を同一真空系内でスパッタ蒸着により形成する。
最後に、第1図(c)示すように、Al合金層6をスパ
ッタ蒸着により形成する。
ッタ蒸着により形成する。
我々は、具体的な実験として、スパッタ蒸着でMoSi
xを15nm堆積し、MoSix層を大気にさらした後
、Al合金をスパッタ蒸着した材料を作製し、420℃
で15分熱処理した後のコンタクト抵抗を測定すること
により、MoSix層蒸着前の400℃予備加熱有無の
効果を調べた。
xを15nm堆積し、MoSix層を大気にさらした後
、Al合金をスパッタ蒸着した材料を作製し、420℃
で15分熱処理した後のコンタクト抵抗を測定すること
により、MoSix層蒸着前の400℃予備加熱有無の
効果を調べた。
また、400℃予備加熱後、MoSix層をスパッタ蒸
着した試料について、MoSix層を大気にさらした後
、MoSix層表面をフッ酸溶液で洗浄し、次いでAl
合金をスパッタ蒸着した試料と、MoSix層蒸着後、
同一真空系内でAl合金をスパッタ蒸着した試料とにつ
いても同様の実験を行った。
着した試料について、MoSix層を大気にさらした後
、MoSix層表面をフッ酸溶液で洗浄し、次いでAl
合金をスパッタ蒸着した試料と、MoSix層蒸着後、
同一真空系内でAl合金をスパッタ蒸着した試料とにつ
いても同様の実験を行った。
その結果、P+拡散層に対する0、9μm2のコンタク
トホールてのコンタクト抵抗は、50〜60Ωとどの試
料でも殆ど同じであったが、n′″拡散層に対する0、
9μm2のコンタクトホールてのコンタクト抵抗は、予
備加熱無しの試料が約100Ωであるのに対し、予備加
熱を行ったものは約70Ω、Al合金蒸着前にMoSi
x層を大気にさらした後、MoSix層表面をフッ酸溶
液で洗浄した試料は約50Ω、MoSix層蒸着後、同
一真空系内でAl合金をスパッタ蒸着した試料は約30
Ωであった。
トホールてのコンタクト抵抗は、50〜60Ωとどの試
料でも殆ど同じであったが、n′″拡散層に対する0、
9μm2のコンタクトホールてのコンタクト抵抗は、予
備加熱無しの試料が約100Ωであるのに対し、予備加
熱を行ったものは約70Ω、Al合金蒸着前にMoSi
x層を大気にさらした後、MoSix層表面をフッ酸溶
液で洗浄した試料は約50Ω、MoSix層蒸着後、同
一真空系内でAl合金をスパッタ蒸着した試料は約30
Ωであった。
以上のような、MoSix層蒸着前の400℃予備加熱
の効果は以下のように考えられる。すなわち、400℃
の予備加熱を行うことにより、半導体装置の温度か上昇
し、モリブデンシリサイドMoSix層が堆積時にある
程度結晶化され、Al合金形成後の熱処理によるAl合
金層中へのMoSix層からのSi析出が抑制されるた
め、熱処理によるコンタクト抵抗の増加が抑制される。
の効果は以下のように考えられる。すなわち、400℃
の予備加熱を行うことにより、半導体装置の温度か上昇
し、モリブデンシリサイドMoSix層が堆積時にある
程度結晶化され、Al合金形成後の熱処理によるAl合
金層中へのMoSix層からのSi析出が抑制されるた
め、熱処理によるコンタクト抵抗の増加が抑制される。
従って、本実施例によれば、従来の方法に比べ、熱処理
時のSi析出の少なくてコンタクト抵抗が低く、高信頼
性のAl合金/MoSix積層配線を持つ半導体装置が
得られる。
時のSi析出の少なくてコンタクト抵抗が低く、高信頼
性のAl合金/MoSix積層配線を持つ半導体装置が
得られる。
また、本実施例によれば、熱処理時のSi析出が減少し
た分だけ、MoSix層5を厚くすることができ、Mo
Six層5のシート抵抗を下げることができる。このよ
うにMoSix層5を厚くした場合には、コンタクトホ
ールでのAρ合金6のステップカバレッジが悪(、Mo
Six層5のシート抵抗がコンタクト抵抗に影響するよ
うな場合でも、MoSix層5のシート抵抗が低い分だ
けコンタクト抵抗を低くてきるという利点も生じる。
た分だけ、MoSix層5を厚くすることができ、Mo
Six層5のシート抵抗を下げることができる。このよ
うにMoSix層5を厚くした場合には、コンタクトホ
ールでのAρ合金6のステップカバレッジが悪(、Mo
Six層5のシート抵抗がコンタクト抵抗に影響するよ
うな場合でも、MoSix層5のシート抵抗が低い分だ
けコンタクト抵抗を低くてきるという利点も生じる。
尚、本実施例では、MoSix層5をスパッタ蒸着する
前に、400℃の予備加熱を用いたが、予備加熱の温度
としては、400”C以上であれば同様の効果が期待で
きる。従って、予備加熱の温度は400℃以上であれば
、どの温度でもよい。
前に、400℃の予備加熱を用いたが、予備加熱の温度
としては、400”C以上であれば同様の効果が期待で
きる。従って、予備加熱の温度は400℃以上であれば
、どの温度でもよい。
また、本実施例では、MoSix層5をスパッタ蒸着す
る前に、400℃の予備加熱を用いたが、MoSix層
5のスパッタ蒸着と同時に400℃以上の基板加熱を行
っても、本実施例と同様の効果が期待できる。従って、
スパッタ蒸着前の400℃以上の予備加熱を用いずに、
スパッタ蒸着前の400℃以上の基板加熱を行ってもよ
い。また、両者を組み合わせて行ってもよい。
る前に、400℃の予備加熱を用いたが、MoSix層
5のスパッタ蒸着と同時に400℃以上の基板加熱を行
っても、本実施例と同様の効果が期待できる。従って、
スパッタ蒸着前の400℃以上の予備加熱を用いずに、
スパッタ蒸着前の400℃以上の基板加熱を行ってもよ
い。また、両者を組み合わせて行ってもよい。
さらに、本実施例では、MoSix層5をスパッタ蒸着
してから、AN合金層6をスパッタ蒸着する間の処理に
ついて、特に示さなかったが、我々の実験結果が示す通
り、 (1)MoSix層5の形成後、MoSix層5の表面
を大気にさらすことなく、同一真空系内で前記Aρ合金
層を形成する。
してから、AN合金層6をスパッタ蒸着する間の処理に
ついて、特に示さなかったが、我々の実験結果が示す通
り、 (1)MoSix層5の形成後、MoSix層5の表面
を大気にさらすことなく、同一真空系内で前記Aρ合金
層を形成する。
f21 Mo S i x層5の形成後、MoSix
層5の表面を大気にさらした後、前記Al合金層を形成
する。
層5の表面を大気にさらした後、前記Al合金層を形成
する。
(31Mo S i x層5の形成後、MoSix層5
の表面を大気にさらした後、前記A、9合金層を形成す
る前に、前記モリブデンシリサイドM。
の表面を大気にさらした後、前記A、9合金層を形成す
る前に、前記モリブデンシリサイドM。
Six層の表面をフッ酸等により酸洗浄するという方法
をとってもよい。
をとってもよい。
また、本実施例では、MoSix膜5、Al合合金金6
をスパッタ蒸着で形成したが、蒸着やその他の方法で形
成してもよいことは言うまでもない。
をスパッタ蒸着で形成したが、蒸着やその他の方法で形
成してもよいことは言うまでもない。
加えて、本実施例では、A、Q合金/高融点金属シリサ
イド積層配線の例として、MoSixを用いたが、Ti
Six、WSix、TaSix等、他の高融点金属シリ
サイドを用いてもよいことは言うまでもない。
イド積層配線の例として、MoSixを用いたが、Ti
Six、WSix、TaSix等、他の高融点金属シリ
サイドを用いてもよいことは言うまでもない。
本発明は前記実施例に限定されるものでなく、層間絶縁
膜を用いた多層配線構造を有する半導体装置のいずれの
配線層にも適用できるものであることは言うまでもない
。
膜を用いた多層配線構造を有する半導体装置のいずれの
配線層にも適用できるものであることは言うまでもない
。
(発明の効果)
以上説明したように、本発明は、Al合金/高融点金属
シリサイドの積層配線を持つ半導体装置の製造方法にお
いて、高融点金属シリサイド層を、400℃以上の予備
基板加熱ないしは基板加熱を行って形成し、その後にA
l合金層を形成することによって、高融点金属シリサイ
ド層をある程度結晶化し、Al合金層形成後の熱処理に
よるへ9合金層中への高融点金属シリサイド層からのS
i析出を抑制し、熱処理によるコンタクト抵抗の増加を
抑制しようというものである。従って、本発明によれば
、熱処理時のSi析出が少なくてコンタクト抵抗が低く
、高信頼性のAl合金/高融点金属シリサイド積層配線
を持つ半導体装置か有効に得られる。
シリサイドの積層配線を持つ半導体装置の製造方法にお
いて、高融点金属シリサイド層を、400℃以上の予備
基板加熱ないしは基板加熱を行って形成し、その後にA
l合金層を形成することによって、高融点金属シリサイ
ド層をある程度結晶化し、Al合金層形成後の熱処理に
よるへ9合金層中への高融点金属シリサイド層からのS
i析出を抑制し、熱処理によるコンタクト抵抗の増加を
抑制しようというものである。従って、本発明によれば
、熱処理時のSi析出が少なくてコンタクト抵抗が低く
、高信頼性のAl合金/高融点金属シリサイド積層配線
を持つ半導体装置か有効に得られる。
第1図は本発明の一実施例を説明するための工程順に示
した半導体装置の断面図である。第2図は従来例のMo
Six層をバリアメタルとした、Al合金/MoSix
積層配線構造を持つ半導体装置の断面図である。 1・・・シリコン基板 2・・・拡散領域 3・・・絶縁膜層 4・・・コンタクトホール 5・・・モリブデンシリサイドMoSix層(予備加熱
400℃) 6・・・Al合金層 7・・・モリブデンシリサイドMoSix層第2 図 1・・・シリコン基板 2・・・拡散領域 3・・・絶縁膜層 (予備加熱400℃) 6・・・Al合金層 7・・・モリブデンシリサイドMoSix層第1図
した半導体装置の断面図である。第2図は従来例のMo
Six層をバリアメタルとした、Al合金/MoSix
積層配線構造を持つ半導体装置の断面図である。 1・・・シリコン基板 2・・・拡散領域 3・・・絶縁膜層 4・・・コンタクトホール 5・・・モリブデンシリサイドMoSix層(予備加熱
400℃) 6・・・Al合金層 7・・・モリブデンシリサイドMoSix層第2 図 1・・・シリコン基板 2・・・拡散領域 3・・・絶縁膜層 (予備加熱400℃) 6・・・Al合金層 7・・・モリブデンシリサイドMoSix層第1図
Claims (4)
- (1)1μm^2以下のコンタクトホールを有する半導
体装置の製造方法において、高融点金属シリサイド層と
その上部に接するAl合金層とからなる金属配線形成時
に、半導体装置に400℃以上の予備基板加熱を行った
後に、前記高融点金属シリサイド層を形成し、その後に
前記Al合金層を形成することを特徴とする半導体装置
の製造方法。 - (2)1μm^2以下のコンタクトホールを有する半導
体装置の製造方法において、高融点金属シリサイド層と
その上部に接するAl合金層とからなる金属配線形成時
に、半導体装置に400℃以上の基板加熱を行い、同時
に前記高融点層シリサイド層を形成し、その後に前記A
l合金層を形成することを特徴とする半導体装置の製造
方法。 - (3)高融点金属シリサイド層の形成後、高融点金属シ
リサイド層の表面を大気にさらした後、前記高融点金属
シリサイド層の表面をフッ酸等により酸洗浄してから、
Al合金層を形成することを特徴とする請求項(1)又
は(2)記載の半導体装置の製造方法。 - (4)高融点金属シリサイド層は、MoSix、TiS
ix、WSix、TaSix等であることを特徴とする
請求項(1)又は(2)記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27173590A JPH04147626A (ja) | 1990-10-09 | 1990-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27173590A JPH04147626A (ja) | 1990-10-09 | 1990-10-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04147626A true JPH04147626A (ja) | 1992-05-21 |
Family
ID=17504104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27173590A Pending JPH04147626A (ja) | 1990-10-09 | 1990-10-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04147626A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108048799A (zh) * | 2017-12-23 | 2018-05-18 | 张玉 | 一种耐腐蚀不锈钢滤网的加工方法 |
-
1990
- 1990-10-09 JP JP27173590A patent/JPH04147626A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108048799A (zh) * | 2017-12-23 | 2018-05-18 | 张玉 | 一种耐腐蚀不锈钢滤网的加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61183942A (ja) | 半導体装置の製造方法 | |
US20070032075A1 (en) | Deposition method for wiring thin film | |
JPH04147626A (ja) | 半導体装置の製造方法 | |
JPS60182133A (ja) | 半導体装置の製造方法 | |
JPS6312132A (ja) | 半導体装置の製造方法 | |
JPS59200418A (ja) | 半導体装置の製造方法 | |
JP3194793B2 (ja) | 半導体装置の製造方法 | |
JPS6384024A (ja) | 半導体装置の製造方法 | |
JP2642926B2 (ja) | シリコン化合物の製造方法 | |
JP2785482B2 (ja) | 半導体装置の製造方法 | |
JP3295108B2 (ja) | 半導体装置の製造方法 | |
JPH02186634A (ja) | 集積回路装置の製造方法 | |
JP3178867B2 (ja) | 半導体素子の製造方法 | |
JPH041497B2 (ja) | ||
JPS62188224A (ja) | 半導体化合物の製造方法 | |
JPH0479330A (ja) | 積層配線の形成方法 | |
JPS62291146A (ja) | 半導体装置の製造方法 | |
JPH0472733A (ja) | 半導体装置の製造方法 | |
JP3638678B2 (ja) | 配線孔、及び配線孔製造方法 | |
JPH0377661B2 (ja) | ||
JPS6390154A (ja) | 半導体装置の製造方法 | |
JPS62206827A (ja) | チタン・シリサイド膜の熱処理方法 | |
JPH03165038A (ja) | 半導体装置の製造方法 | |
JPH0410572A (ja) | 半導体集積回路装置及びその製造方法 | |
JPS63119548A (ja) | 半導体装置の製造方法 |