JPS6390154A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6390154A JPS6390154A JP23560586A JP23560586A JPS6390154A JP S6390154 A JPS6390154 A JP S6390154A JP 23560586 A JP23560586 A JP 23560586A JP 23560586 A JP23560586 A JP 23560586A JP S6390154 A JPS6390154 A JP S6390154A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- melting point
- point metal
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 230000008018 melting Effects 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000004148 unit process Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010936 titanium Substances 0.000 abstract description 8
- 229910052719 titanium Inorganic materials 0.000 abstract description 8
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に高融点金属
あるいはその珪化物からなる半導体装置の製造方法に関
する。
あるいはその珪化物からなる半導体装置の製造方法に関
する。
従来、高融点金属あるいはその珪化物（以降シリサイド
と称す）を被着する工程とその後の熱処理工程とは独立
に行われていたので、その工程の途中で半導体基板表面
及び高融点金属あるいはそのシリサイドからなる導体層
表面が大気に晒されることがあった。
と称す）を被着する工程とその後の熱処理工程とは独立
に行われていたので、その工程の途中で半導体基板表面
及び高融点金属あるいはそのシリサイドからなる導体層
表面が大気に晒されることがあった。
第３図（ａ）、（ｂ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。
一例を説明するための工程順に示した半導体チップの断
面図である。
この従来例では、先ず、第３図（ａ）に示すように、シ
リコン基板１上に順次形成した酸化膜２及び多結晶シリ
コン膜３の上にチタン層４ａ′を形成した後、−置火気
中に晒すことがあるのでチタン層４ａ’の表面に酸化物
層６が出来る。
リコン基板１上に順次形成した酸化膜２及び多結晶シリ
コン膜３の上にチタン層４ａ′を形成した後、−置火気
中に晒すことがあるのでチタン層４ａ’の表面に酸化物
層６が出来る。
次に、第３図（ｂ）に示すように、酸化物層６を付けた
まま、熱処理を行い多結晶シリコン膜３とチタン層４ａ
’とを反応させてチタンシリサイド層４′を形成する。
まま、熱処理を行い多結晶シリコン膜３とチタン層４ａ
’とを反応させてチタンシリサイド層４′を形成する。
この場合、表面の酸化物層６が存在するために、チタン
シリサイド層４′は不均一になりしかも層抵抗が高くな
る。
シリサイド層４′は不均一になりしかも層抵抗が高くな
る。
上述した従来の半導体装置の製造方法では、高融点金属
あるいはそのシリサイドを被着する工程とその後の熱処
理工程とを独立に行いしかも途中で半導体基板が大気に
晒されていたので、高融点金属あるいはそのシリサイド
表面上に酸化物層が形成されたり、あるいは不純物が付
着する等して高融点金属あるいはそのシリサイドからな
る導体層が不均一でしかも層抵抗が高くなるという欠点
があった。
あるいはそのシリサイドを被着する工程とその後の熱処
理工程とを独立に行いしかも途中で半導体基板が大気に
晒されていたので、高融点金属あるいはそのシリサイド
表面上に酸化物層が形成されたり、あるいは不純物が付
着する等して高融点金属あるいはそのシリサイドからな
る導体層が不均一でしかも層抵抗が高くなるという欠点
があった。
又、導体層表面を熱処理前にフッ酸で処理しようとする
とチタンまで同時に除去されてしまうという問題もあっ
た。
とチタンまで同時に除去されてしまうという問題もあっ
た。
本発明の半導体装置の製造方法は、半導体基板の上に高
融点金属あるいはその珪化物を被着した後に真空中又は
不活性ガス雰囲気中で短時間熱処理を施し導体層を形成
する単位工程を少くとも一回含み、前記単位工程中及び
前記単位工程と次の前記単位工程との間、前記半導体基
板が真空中又は非酸化性ガス雰囲気中に保持されて成る
。
融点金属あるいはその珪化物を被着した後に真空中又は
不活性ガス雰囲気中で短時間熱処理を施し導体層を形成
する単位工程を少くとも一回含み、前記単位工程中及び
前記単位工程と次の前記単位工程との間、前記半導体基
板が真空中又は非酸化性ガス雰囲気中に保持されて成る
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
この実施例は、先ず、第１図（ａ）に示すように、シリ
コン基板１の上に５００人の酸化膜２及び３０００人の
多結晶シリコン膜３を順次形成する。
コン基板１の上に５００人の酸化膜２及び３０００人の
多結晶シリコン膜３を順次形成する。
次に、第１図（ｂ）に示すように、多結晶シリコン膜３
の表面をフッ酸で処理して大気中で出来た酸化膜を除去
した後真空蒸着法により ５００人のチタン層４ａを形
成する。
の表面をフッ酸で処理して大気中で出来た酸化膜を除去
した後真空蒸着法により ５００人のチタン層４ａを形
成する。
次に、第１図（Ｃ）に示すように、大気中に晒さずに連
続して真空中でハロゲンランプアニール法により ８０
０℃、１５秒間加熱し、チタンシリサイド層４を形成す
る。
続して真空中でハロゲンランプアニール法により ８０
０℃、１５秒間加熱し、チタンシリサイド層４を形成す
る。
第２図（ａ＞、（ｂ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
この実施例は、先ず、第２図（ａ＞に示すように、シリ
コン基板１の上に酸化膜２及び多結晶シリコン膜３を順
次形成した後多結晶シリコン膜３の表面をフッ酸処理し
て、スパッタ法によりタングステンとシリコンの組成比
が１：３．５のＷ Ｓ 、、 ５からなるタングステン
シリサイド層５ａを１０００人の厚さで形成する。続い
て、シリコン基板１を大気中に晒すことなく真空中でハ
ロゲンランプアニール法により１０００℃、１０秒間加
熱する。ここで、シリコンの組成比の多いタングステン
シリサイドを、先ず被着したのは、下層の多結晶シリコ
ン層３との密着性を良くするためである。
コン基板１の上に酸化膜２及び多結晶シリコン膜３を順
次形成した後多結晶シリコン膜３の表面をフッ酸処理し
て、スパッタ法によりタングステンとシリコンの組成比
が１：３．５のＷ Ｓ 、、 ５からなるタングステン
シリサイド層５ａを１０００人の厚さで形成する。続い
て、シリコン基板１を大気中に晒すことなく真空中でハ
ロゲンランプアニール法により１０００℃、１０秒間加
熱する。ここで、シリコンの組成比の多いタングステン
シリサイドを、先ず被着したのは、下層の多結晶シリコ
ン層３との密着性を良くするためである。
しかし、このタングステンシリサイド層５ａの層抵抗は
高いので、半導体基板１上のタングステンシリサイド層
５ａの表面を大気に晒さずに、連続して、第２図（ｂ）
に示すように、タングステンとシリコンの組成比がＩ：
］、８とタングステンの組成比が多いＷＳｌ、ｓからな
るタングステンシリサイドＪｔＪ５ｂをスパッタ法によ
り１０００人の厚さで形成する。更に真空中でハロゲン
ランプアニール法により、１０００℃、１０秒間の加熱
をする。
高いので、半導体基板１上のタングステンシリサイド層
５ａの表面を大気に晒さずに、連続して、第２図（ｂ）
に示すように、タングステンとシリコンの組成比がＩ：
］、８とタングステンの組成比が多いＷＳｌ、ｓからな
るタングステンシリサイドＪｔＪ５ｂをスパッタ法によ
り１０００人の厚さで形成する。更に真空中でハロゲン
ランプアニール法により、１０００℃、１０秒間の加熱
をする。
これにより低抵抗タングステンシリサイド層を形成でき
、シリサイド層の被着と熱処理との一連の工程で半導体
基板は、−度も大気にさらされないため、高純度なタン
グステンシリサイド層が得られる。
、シリサイド層の被着と熱処理との一連の工程で半導体
基板は、−度も大気にさらされないため、高純度なタン
グステンシリサイド層が得られる。
なお、この実施例では、各シリサイド層を被着する毎に
ランプアニールを行っているが、勿論、シリサイド層全
部を先に被着した後にランプアニールを行っても良い。
ランプアニールを行っているが、勿論、シリサイド層全
部を先に被着した後にランプアニールを行っても良い。
以上説明したように本発明では、高融点金属あるいはそ
のシリサイドの被着と熱処理とを一連の真空中で行ない
、工程の途中で半導体基板の表面が大気に晒されないた
め、大気からの汚染を阻止すると共に高融点金属あるい
はそのシリサイドの表面上の酸化物層の形成も防止し、
均一でしかも層抵抗の低い導体層が安定に得られるとい
う効果がある。
のシリサイドの被着と熱処理とを一連の真空中で行ない
、工程の途中で半導体基板の表面が大気に晒されないた
め、大気からの汚染を阻止すると共に高融点金属あるい
はそのシリサイドの表面上の酸化物層の形成も防止し、
均一でしかも層抵抗の低い導体層が安定に得られるとい
う効果がある。
第１図（ａ）〜（ｃ）及び第２図（ａ）、（ｂ）はそれ
ぞれ本発明の第１及び第２の実施例を説明するための工
程順に示した半導体チップの断面図、第３図（ａ）、（
ｂ）は従来の半導体装置の製造方法の一例を説明するた
めの工程順に示した半導体チップの断面図であ・る。 １・・・シリコン基板、２・・・酸化膜、３・・・多結
晶シリコン膜、４，４′・・・チタンシリサイド層、４
ａ。 ４ａ′・・・チタン層、５ａ、５ｂ・・・タングステン
シ第 １ 回
ぞれ本発明の第１及び第２の実施例を説明するための工
程順に示した半導体チップの断面図、第３図（ａ）、（
ｂ）は従来の半導体装置の製造方法の一例を説明するた
めの工程順に示した半導体チップの断面図であ・る。 １・・・シリコン基板、２・・・酸化膜、３・・・多結
晶シリコン膜、４，４′・・・チタンシリサイド層、４
ａ。 ４ａ′・・・チタン層、５ａ、５ｂ・・・タングステン
シ第 １ 回
Claims (1)
- 半導体基板の上に高融点金属あるいはその珪化物を被
着した後に真空中又は不活性ガス雰囲気中で短時間熱処
理を施し導体層を形成する単位工程を少くとも一回含み
、前記単位工程中及び前記単位工程から次の前記単位工
程までの間、前記半導体基板が真空中又は非酸化性ガス
雰囲気中に保持されることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61235605A JPH0626212B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61235605A JPH0626212B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390154A true JPS6390154A (ja) | 1988-04-21 |
| JPH0626212B2 JPH0626212B2 (ja) | 1994-04-06 |
Family
ID=16988483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61235605A Expired - Lifetime JPH0626212B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626212B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332127B1 (ko) * | 1995-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 도전층 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231836A (ja) * | 1983-06-14 | 1984-12-26 | Toshiba Corp | 多層構造アルミニウム層の形成方法 |
-
1986
- 1986-10-02 JP JP61235605A patent/JPH0626212B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231836A (ja) * | 1983-06-14 | 1984-12-26 | Toshiba Corp | 多層構造アルミニウム層の形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332127B1 (ko) * | 1995-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 도전층 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0626212B2 (ja) | 1994-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| JPS58115855A (ja) | 半導体装置およびその製造法 | |
| JPS6390154A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPH04100221A (ja) | 半導体装置の製造方法 | |
| JPS6312132A (ja) | 半導体装置の製造方法 | |
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPS62188222A (ja) | 半導体化合物の製造方法 | |
| JPS61160952A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH03237744A (ja) | 半導体装置の製造方法 | |
| JPS6041233A (ja) | 絶縁膜形成方法 | |
| JPS6324669A (ja) | 半導体装置の製造方法 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| JP2555754B2 (ja) | 薄膜形成方法 | |
| JPH0391240A (ja) | 金属電極配線の製造方法 | |
| JPH04147626A (ja) | 半導体装置の製造方法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPH0377661B2 (ja) | ||
| JPS62128167A (ja) | キャパシタの製造方法 | |
| JPS6037146A (ja) | 半導体装置の製造方法 | |
| JPS59115525A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |