JPS6041233A - 絶縁膜形成方法 - Google Patents
絶縁膜形成方法Info
- Publication number
- JPS6041233A JPS6041233A JP58149467A JP14946783A JPS6041233A JP S6041233 A JPS6041233 A JP S6041233A JP 58149467 A JP58149467 A JP 58149467A JP 14946783 A JP14946783 A JP 14946783A JP S6041233 A JPS6041233 A JP S6041233A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidized
- layer
- silicide layer
- molybdenum silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体製造技術に関し、特に電極として形成し
たモリブデン・シリサイド層上に絶縁膜を形成する際の
絶縁膜形成方法に関する。
たモリブデン・シリサイド層上に絶縁膜を形成する際の
絶縁膜形成方法に関する。
背景技術とその問題点
ＣＯＤ固体センサ等のごとき半導体装置においては、多
層配線が用いられる。通常この様な多層配線は、電極と
して多結晶シリコン層を使用し、その表面を直接酸化し
て酸化膜（Ｓｉ０２）を形成し、この酸化膜上に更に電
極を積層して構成される。
層配線が用いられる。通常この様な多層配線は、電極と
して多結晶シリコン層を使用し、その表面を直接酸化し
て酸化膜（Ｓｉ０２）を形成し、この酸化膜上に更に電
極を積層して構成される。
一方、多結晶シリコンに換えて、より低抵抗のモリブデ
ン・シリサイドが注目されつつある。しかし、モリブデ
ン・シリサイドの場合は、これをそのまま酸化しても良
好な酸化膜が得られない。即ちモリブデン・シリサイド
層をそのまま酸化すると、酸化膜の表面に異常酸化によ
ると思われる斑点状の表面荒れが発生ずる。この原因は
モリブデン・シリサイド層を表面酸化した場合、酸化の
初期にモリブデンが酸化されて酸化モリブデン（例えば
Ｍｏ５ｓ）となりこれが昇華（Ｍｏ５ｓの昇華温度は７
９０℃）してモリブデン・シリサイド層の表面が荒れる
と考えられる。上記斑点は例えば３インチウェハ内に数
点存在しその大きさは直ｉ￥１ｎ＋ｍ程度である。この
様なウェハは半導体装置の歩留り低下に直接つながるも
のである。
ン・シリサイドが注目されつつある。しかし、モリブデ
ン・シリサイドの場合は、これをそのまま酸化しても良
好な酸化膜が得られない。即ちモリブデン・シリサイド
層をそのまま酸化すると、酸化膜の表面に異常酸化によ
ると思われる斑点状の表面荒れが発生ずる。この原因は
モリブデン・シリサイド層を表面酸化した場合、酸化の
初期にモリブデンが酸化されて酸化モリブデン（例えば
Ｍｏ５ｓ）となりこれが昇華（Ｍｏ５ｓの昇華温度は７
９０℃）してモリブデン・シリサイド層の表面が荒れる
と考えられる。上記斑点は例えば３インチウェハ内に数
点存在しその大きさは直ｉ￥１ｎ＋ｍ程度である。この
様なウェハは半導体装置の歩留り低下に直接つながるも
のである。
発明の目的
本発明は、上述の点に鑑みモリブデン・シリサイド層の
表面に均一性の良い１１つ安定な酸化膜を形成できるよ
うにした絶縁膜形成方法を提供するものである。
表面に均一性の良い１１つ安定な酸化膜を形成できるよ
うにした絶縁膜形成方法を提供するものである。
発明の概要
本発明は、電極として形成したモリブデン・シリサイ１
′層上にシリコン薄膜を被着形成し、酸化雰囲気中で熱
処理してモリブデン・シリサイド層上に絶縁膜を形成す
るようになす。この発明では異常酸化がｌｌＴｌ ■ト
され均一性の良い且つ安定な酸化膜がモリブデン・シリ
サイド層上に形成される。
′層上にシリコン薄膜を被着形成し、酸化雰囲気中で熱
処理してモリブデン・シリサイド層上に絶縁膜を形成す
るようになす。この発明では異常酸化がｌｌＴｌ ■ト
され均一性の良い且つ安定な酸化膜がモリブデン・シリ
サイド層上に形成される。
実施例
以Ｆ図面を参照して本発明による絶縁ｌ−形成方法の一
実施例を説明する。
実施例を説明する。
本例においては、先ず第１図に示す様にシリコン半導体
基体（１）の−主面上に例えば厚さ１０００人程度０酸
化シリコン（Ｓｉ０２） ＩＩ（２１を被着形成し、そ
の上にスパッタ蒸着により例えば厚さ３０００人のモリ
ブデン・シリサイド層（３）を被着形成する。このモリ
ブデン・シリサイド層（３）は電極として使用されるも
のである。
基体（１）の−主面上に例えば厚さ１０００人程度０酸
化シリコン（Ｓｉ０２） ＩＩ（２１を被着形成し、そ
の上にスパッタ蒸着により例えば厚さ３０００人のモリ
ブデン・シリサイド層（３）を被着形成する。このモリ
ブデン・シリサイド層（３）は電極として使用されるも
のである。
次に、第２図に示すように連続してモリブデン・シリサ
イド層（３）上にシリコン薄膜（４）を蒸着する。
イド層（３）上にシリコン薄膜（４）を蒸着する。
次に熱処理炉を用いて９５０℃、窒素雰囲気（Ｎ ２４
Ｊ／ｗｉｎ）中でアニール処理した後、同じく９５０℃
の酸化雰囲気（０２２７！ ／ｌｌｌ１ｎ ）中でモリ
ブデン・シリサイド層（３）及びその上のシリコン薄膜
（４）を酸化し、モリブデン・シリサイド層ｆ３１−ｔ
−に酸化膜（Ｓｉ０２） １５１を形成する（第３図参
照）。尚、窒素アニールはシリコン薄膜（４）を被着す
る前に行なっ°ζもよい。
Ｊ／ｗｉｎ）中でアニール処理した後、同じく９５０℃
の酸化雰囲気（０２２７！ ／ｌｌｌ１ｎ ）中でモリ
ブデン・シリサイド層（３）及びその上のシリコン薄膜
（４）を酸化し、モリブデン・シリサイド層ｆ３１−ｔ
−に酸化膜（Ｓｉ０２） １５１を形成する（第３図参
照）。尚、窒素アニールはシリコン薄膜（４）を被着す
る前に行なっ°ζもよい。
この様な方法で、モリブデン・シリサイドＩｔ＃ ｆ３
１を酸化するとシリコン薄膜を蒸着しなかった時に発仕
した酸化膜の表面荒れが起らず、均一性の良い、安定し
た酸化膜（５）が形成される。
１を酸化するとシリコン薄膜を蒸着しなかった時に発仕
した酸化膜の表面荒れが起らず、均一性の良い、安定し
た酸化膜（５）が形成される。
これはシリコンの薄膜（４）をモリブデン・シリサイド
層（３）上に被着形成するごとによって酸化の初期にモ
リブデンが酸化されて酸化モリブデンが形成されるも、
これがＷ華することが無く、これがために表面荒れがな
くなったと劣えられる。
層（３）上に被着形成するごとによって酸化の初期にモ
リブデンが酸化されて酸化モリブデンが形成されるも、
これがＷ華することが無く、これがために表面荒れがな
くなったと劣えられる。
上記実施例におけるシリコン薄膜（４）の厚さは５０人
、 １００人、２００人の３種類であったが全ての試料
において酸化膜の表面荒れは起こらなかった。
、 １００人、２００人の３種類であったが全ての試料
において酸化膜の表面荒れは起こらなかった。
また夫々６０分の酸化処理で形成された酸化膜の厚さは
５００人、５４０人、６００人′であった。尚、表面に
シリコン薄膜を付けないものは６０分の酸化で４４０人
であった。この様な結果からシリコン薄膜（４）として
は５０人程度以上被着形成すれば表面荒れが生じないも
のである。この様にモリブデン・シリサイド層上に安定
した酸化膜が形成されるので、モリブデン・シリサイド
層を従来の多結晶シリコンに換えて多層配線を必要とす
るＣＣＤ固体センサ等の電極、配線等に用いることがで
きる。
５００人、５４０人、６００人′であった。尚、表面に
シリコン薄膜を付けないものは６０分の酸化で４４０人
であった。この様な結果からシリコン薄膜（４）として
は５０人程度以上被着形成すれば表面荒れが生じないも
のである。この様にモリブデン・シリサイド層上に安定
した酸化膜が形成されるので、モリブデン・シリサイド
層を従来の多結晶シリコンに換えて多層配線を必要とす
るＣＣＤ固体センサ等の電極、配線等に用いることがで
きる。
発明の効果
上述せるごとく本発明によれば、モリブデン・シリサイ
ド層上にシリコン薄膜を被着形成して後、酸化性雰囲気
中で熱処理してモＩＪブデン・シリサイド層、ヒに酸化
膜を形成するようにしたことにより、従来発生していた
斑点状の異常酸化を防ぐことができ、均一性の良い安定
した酸化膜が得られるものである。従ってＣＣＤ固体セ
ンサ等の半導体装置における電極、配線としてモリブデ
ン・シリサイドの使用を可能にするものである。
ド層上にシリコン薄膜を被着形成して後、酸化性雰囲気
中で熱処理してモＩＪブデン・シリサイド層、ヒに酸化
膜を形成するようにしたことにより、従来発生していた
斑点状の異常酸化を防ぐことができ、均一性の良い安定
した酸化膜が得られるものである。従ってＣＣＤ固体セ
ンサ等の半導体装置における電極、配線としてモリブデ
ン・シリサイドの使用を可能にするものである。
第１図乃至第３図は本発明の絶縁膜形成方法の一実施例
を示す工程順の断面図である。 ｉｌｌはシリコン基体、（２）は酸化シリコン膜、（３
）はモリブデン・シリサイド層、（４）はシリコン薄膜
、（５）は酸化膜（Ｓｉ０２）である。
を示す工程順の断面図である。 ｉｌｌはシリコン基体、（２）は酸化シリコン膜、（３
）はモリブデン・シリサイド層、（４）はシリコン薄膜
、（５）は酸化膜（Ｓｉ０２）である。
Claims (1)
- 電極として形成したモリブデン・シリサイド層上にシリ
コン薄膜を被着形成し、酸化雰囲気中で熱処理して上記
モリブデン・シリサイド層上に絶縁膜を形成するように
したことを特徴とする絶縁膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149467A JPS6041233A (ja) | 1983-08-16 | 1983-08-16 | 絶縁膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149467A JPS6041233A (ja) | 1983-08-16 | 1983-08-16 | 絶縁膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041233A true JPS6041233A (ja) | 1985-03-04 |
Family
ID=15475771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149467A Pending JPS6041233A (ja) | 1983-08-16 | 1983-08-16 | 絶縁膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235755A (ja) * | 1986-04-07 | 1987-10-15 | Nec Corp | 半導体集積回路装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918584A (ja) * | 1972-06-14 | 1974-02-19 | ||
| JPS5473584A (en) * | 1977-11-24 | 1979-06-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and production of the same |
-
1983
- 1983-08-16 JP JP58149467A patent/JPS6041233A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918584A (ja) * | 1972-06-14 | 1974-02-19 | ||
| JPS5473584A (en) * | 1977-11-24 | 1979-06-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and production of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235755A (ja) * | 1986-04-07 | 1987-10-15 | Nec Corp | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW434887B (en) | Method of manufacturing ferroelectric memory device | |
| JPH06204403A (ja) | 表面積が極大化されたキャパシタ製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS6041233A (ja) | 絶縁膜形成方法 | |
| JPS5910271A (ja) | 半導体装置 | |
| JP3066031B2 (ja) | 半導体装置 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS6259467B2 (ja) | ||
| JP2001068670A (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JPH0528501B2 (ja) | ||
| JPH0243726A (ja) | 接続配線形成法 | |
| JPS6350042A (ja) | 多層配線・電極膜構造 | |
| US10957644B2 (en) | Integrated structures with conductive regions having at least one element from group 2 of the periodic table | |
| JPH041497B2 (ja) | ||
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPS62293772A (ja) | 半導体装置 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| KR940008375B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0342832A (ja) | 多層絶縁膜の形成方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JPS6390154A (ja) | 半導体装置の製造方法 |