JPH06204403A - 表面積が極大化されたキャパシタ製造方法 - Google Patents
表面積が極大化されたキャパシタ製造方法Info
- Publication number
- JPH06204403A JPH06204403A JP5266440A JP26644093A JPH06204403A JP H06204403 A JPH06204403 A JP H06204403A JP 5266440 A JP5266440 A JP 5266440A JP 26644093 A JP26644093 A JP 26644093A JP H06204403 A JPH06204403 A JP H06204403A
- Authority
- JP
- Japan
- Prior art keywords
- substance
- alloy
- oxide film
- capacitor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/105—Masks, metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Abstract
(57)【要約】
【目的】 キャパシタの電荷貯蔵電極の単位面積当たり
の表面積を増大させてより大きな集積度を得ることがで
きるキャパシタの製造方法を提供する。 【構成】 絶縁層１上にシリコン層２および酸化膜３を
順次に形成した後、二元系Ａ−Ｂ合金４ａを蒸着する第
１工程と；前記二元系Ａ−Ｂ合金４を所定の温度で熱処
理して溶解度以上過剰に溶けているＢ物質４ｃが酸化膜
３上に析出してＡ物質４ｂと分離されるようにする第２
工程と；この分離されたＡ物質４ｂをエッチングしてＢ
物質４ｃのみ酸化膜３上に残し、当該Ｂ物質４ｃをマス
クとして露出された部分の前記酸化膜３をエッチングし
て残留酸化膜３’を形成しかつ前記シリコン層２が部分
的に露出されるようにする第３工程と；前記Ｂ物質４ｃ
と前記残留酸化膜３’とをマスクとして露出されたシリ
コン層を一定厚さエッチングして前記シリコン層の表面
に凹凸を形成する第４工程とを含む。
の表面積を増大させてより大きな集積度を得ることがで
きるキャパシタの製造方法を提供する。 【構成】 絶縁層１上にシリコン層２および酸化膜３を
順次に形成した後、二元系Ａ−Ｂ合金４ａを蒸着する第
１工程と；前記二元系Ａ−Ｂ合金４を所定の温度で熱処
理して溶解度以上過剰に溶けているＢ物質４ｃが酸化膜
３上に析出してＡ物質４ｂと分離されるようにする第２
工程と；この分離されたＡ物質４ｂをエッチングしてＢ
物質４ｃのみ酸化膜３上に残し、当該Ｂ物質４ｃをマス
クとして露出された部分の前記酸化膜３をエッチングし
て残留酸化膜３’を形成しかつ前記シリコン層２が部分
的に露出されるようにする第３工程と；前記Ｂ物質４ｃ
と前記残留酸化膜３’とをマスクとして露出されたシリ
コン層を一定厚さエッチングして前記シリコン層の表面
に凹凸を形成する第４工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は高集積半導体メモリ素子
などの大規模集積回路に適用できるキャパシタ製造方法
に関する。
などの大規模集積回路に適用できるキャパシタ製造方法
に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる大韓民国特許出願第１９９２−１９６７５号
の明細書の記載に基づくものであって、当該大韓民国特
許出願の番号を参照することによって当該大韓民国特許
出願の明細書の記載内容が本明細書の一部分を構成する
ものとする。
の基礎たる大韓民国特許出願第１９９２−１９６７５号
の明細書の記載に基づくものであって、当該大韓民国特
許出願の番号を参照することによって当該大韓民国特許
出願の明細書の記載内容が本明細書の一部分を構成する
ものとする。
【０００３】
【従来の技術】一般的に半導体メモリ素子などの半導体
素子の集積度が増加するに従って集積回路の単位セルが
構成される面積が減少する。しかし、集積回路がキャパ
シタを含む場合において、一定のキャパシタ容量を維持
するためには、たとえ単位セルの面積が小さくなっても
電荷貯蔵電極の表面積を一定の大きさ以上に保たなけれ
ばならない。
素子の集積度が増加するに従って集積回路の単位セルが
構成される面積が減少する。しかし、集積回路がキャパ
シタを含む場合において、一定のキャパシタ容量を維持
するためには、たとえ単位セルの面積が小さくなっても
電荷貯蔵電極の表面積を一定の大きさ以上に保たなけれ
ばならない。
【０００４】
【発明が解決しようとする課題】前述したように、キャ
パシタを含む集積回路、特に半導体メモリ素子において
は、キャパシタ容量を一定の大きさ以上に維持するため
に電荷貯蔵電極の表面積を増加させなければならないの
で、一定以上の大きな集積度を得るのが困難であるとい
う問題がある。。
パシタを含む集積回路、特に半導体メモリ素子において
は、キャパシタ容量を一定の大きさ以上に維持するため
に電荷貯蔵電極の表面積を増加させなければならないの
で、一定以上の大きな集積度を得るのが困難であるとい
う問題がある。。
【０００５】従って、本発明の目的は、キャパシタの電
荷貯蔵電極の単位面積当たりの表面積を増大させてより
大きな集積度を得ることができるキャパシタの製造方法
を提供することにある。
荷貯蔵電極の単位面積当たりの表面積を増大させてより
大きな集積度を得ることができるキャパシタの製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成する本発
明の第１の表面積が極大化されたキャパシタ製造方法
は、表面積が極大化されたキャパシタ製造方法であっ
て、絶縁層上に導電層および酸化膜を順次形成した後、
二元系Ａ−Ｂ合金を蒸着する第１工程と；前記二元系Ａ
−Ｂ合金を所定の温度で熱処理して溶解度以上過剰に溶
けているＢ物質が酸化膜上に析出してＡ物質と分離され
るようにする第２工程と；この分離されたＡ物質をエッ
チングしてエッチング率が当該Ａ物質より小さいＢ物質
のみ酸化膜上に残し、当該Ｂ物質をマスクとして露出さ
れた部分の前記酸化膜をエッチングして残留酸化膜を形
成しかつ前記導電層が部分的に露出されるようにする第
３工程と；前記Ｂ物質と前記残留酸化膜とをマスクとし
て露出された前記導電層を一定厚さエッチングして前記
導電層の表面に凹凸を形成する第４工程とを含むことを
特徴とする。
明の第１の表面積が極大化されたキャパシタ製造方法
は、表面積が極大化されたキャパシタ製造方法であっ
て、絶縁層上に導電層および酸化膜を順次形成した後、
二元系Ａ−Ｂ合金を蒸着する第１工程と；前記二元系Ａ
−Ｂ合金を所定の温度で熱処理して溶解度以上過剰に溶
けているＢ物質が酸化膜上に析出してＡ物質と分離され
るようにする第２工程と；この分離されたＡ物質をエッ
チングしてエッチング率が当該Ａ物質より小さいＢ物質
のみ酸化膜上に残し、当該Ｂ物質をマスクとして露出さ
れた部分の前記酸化膜をエッチングして残留酸化膜を形
成しかつ前記導電層が部分的に露出されるようにする第
３工程と；前記Ｂ物質と前記残留酸化膜とをマスクとし
て露出された前記導電層を一定厚さエッチングして前記
導電層の表面に凹凸を形成する第４工程とを含むことを
特徴とする。
【０００７】また、本発明の第２の表面積が極大化され
たキャパシタ製造方法は、表面積が極大化されたキャパ
シタ製造方法であって、絶縁層上に第１導電層および酸
化膜を順次形成した後、二元系Ａ−Ｂ合金を蒸着する第
１工程と；前記二元系Ａ−Ｂ合金を所定の温度で熱処理
して溶解度以上過剰に溶けているＢ物質が酸化膜上に析
出されてＡ物質と分離されるようにする第２工程と；こ
の分離されたＡ物質をエッチングしてエッチング率が当
該Ａ物質より小さいＢ物質のみ酸化膜上に残し、当該Ｂ
物質をマスクとして、露出された部分の前記酸化膜をエ
ッチングして残留酸化膜を形成しかつ前記第１導電層が
部分的に露出されるようにする第３工程と；前記Ｂ物質
と前記残留酸化膜とをマスクにして露出された前記第１
導電層を前記絶縁層上部表面まで完全にエッチングして
当該第１導電層を前記絶縁層上に分離されるよう形成す
る第４工程と；この分離された第１導電層を覆うよう第
２導電層を一定厚さに形成する第５工程とを含むことを
特徴とする。
たキャパシタ製造方法は、表面積が極大化されたキャパ
シタ製造方法であって、絶縁層上に第１導電層および酸
化膜を順次形成した後、二元系Ａ−Ｂ合金を蒸着する第
１工程と；前記二元系Ａ−Ｂ合金を所定の温度で熱処理
して溶解度以上過剰に溶けているＢ物質が酸化膜上に析
出されてＡ物質と分離されるようにする第２工程と；こ
の分離されたＡ物質をエッチングしてエッチング率が当
該Ａ物質より小さいＢ物質のみ酸化膜上に残し、当該Ｂ
物質をマスクとして、露出された部分の前記酸化膜をエ
ッチングして残留酸化膜を形成しかつ前記第１導電層が
部分的に露出されるようにする第３工程と；前記Ｂ物質
と前記残留酸化膜とをマスクにして露出された前記第１
導電層を前記絶縁層上部表面まで完全にエッチングして
当該第１導電層を前記絶縁層上に分離されるよう形成す
る第４工程と；この分離された第１導電層を覆うよう第
２導電層を一定厚さに形成する第５工程とを含むことを
特徴とする。
【０００８】ここで、前記二元系Ａ−Ｂ合金は、例え
ば、Ａ物質がアルミニルムで、Ｂ物質がＳｉであるＡｌ
−Ｓｉ合金である。
ば、Ａ物質がアルミニルムで、Ｂ物質がＳｉであるＡｌ
−Ｓｉ合金である。
【０００９】また、前記第１工程で前記二元系Ａ−Ｂ合
金を蒸着する際に、当該蒸着基板の温度を上昇させるこ
とにより、前記熱処理時間を短縮することができる。
金を蒸着する際に、当該蒸着基板の温度を上昇させるこ
とにより、前記熱処理時間を短縮することができる。
【００１０】また、前記Ａｌ−Ｓｉ合金から分離された
Ａｌは、例えば、燐酸溶液または塩素基を利用したエッ
チングにより除去することができる。
Ａｌは、例えば、燐酸溶液または塩素基を利用したエッ
チングにより除去することができる。
【００１１】また、前記Ａｌ−Ｓｉ合金は、例えば、１
００ないし５５０℃の温度で熱処理するのが好ましい。
００ないし５５０℃の温度で熱処理するのが好ましい。
【００１２】さらに、前記Ａｌ−Ｓｉ合金のＳｉ含量
は、１％ないし３０％の範囲であることが好ましい。
は、１％ないし３０％の範囲であることが好ましい。
【００１３】
【作用】本発明では、導電層上に酸化膜および二元系Ａ
−Ｂ合金層を形成し、当該二元系Ａ−Ｂ合金を熱処理し
て過剰に溶けているＢ物質を酸化膜上に析出した後、エ
ッチングによりＡ物質を除去し、この析出したＢ物質を
マスクとして酸化膜および導電層をエッチングすること
により、当該導電層の表面を凹凸形状とする。これによ
り、電荷貯蔵電極の表面積が増大される。
−Ｂ合金層を形成し、当該二元系Ａ−Ｂ合金を熱処理し
て過剰に溶けているＢ物質を酸化膜上に析出した後、エ
ッチングによりＡ物質を除去し、この析出したＢ物質を
マスクとして酸化膜および導電層をエッチングすること
により、当該導電層の表面を凹凸形状とする。これによ
り、電荷貯蔵電極の表面積が増大される。
【００１４】
【実施例】以下、添付した図１および図２を参照して本
発明を詳細に説明する。なお、図において１は絶縁層、
２および５はシリコン層、３，３′は酸化膜、４ａは二
元系Ａ−Ｂ合金、４ｂはＡ物質、４ｃはＢ物質をそれぞ
れ示す。
発明を詳細に説明する。なお、図において１は絶縁層、
２および５はシリコン層、３，３′は酸化膜、４ａは二
元系Ａ−Ｂ合金、４ｂはＡ物質、４ｃはＢ物質をそれぞ
れ示す。
【００１５】まず、図１を通して本発明の一実施例を詳
細に説明する。
細に説明する。
【００１６】図１（ａ）は絶縁層１上面に導電層として
シリコン層２，エッチングバリア層として酸化膜３を順
次に形成した後、例えば、アルミニウム（Ａｌ）−シリ
コン（Ｓｉ）合金からなる二元系Ａ−Ｂ合金層４ａを蒸
着した状態を示す断面図である。ここで、上記二元系Ａ
−Ｂ合金４ａにおいては、Ａ物質に対するＢ物質の溶解
度が極めて小さく、Ｂ物質の含量が、熱処理温度におい
てＢ物質のＡ物質に対する溶解度より大きくなければな
らない。例えば、Ａ物質としてＡｌを用い、Ｂ物質とし
てはＳｉを用いる場合（アルミニウムに対するシリコン
溶解度は４００℃で約０．５％程度）、Ａｌの含量に対
し、Ｓｉは１％〜３０％程の含量を添加することができ
る。
シリコン層２，エッチングバリア層として酸化膜３を順
次に形成した後、例えば、アルミニウム（Ａｌ）−シリ
コン（Ｓｉ）合金からなる二元系Ａ−Ｂ合金層４ａを蒸
着した状態を示す断面図である。ここで、上記二元系Ａ
−Ｂ合金４ａにおいては、Ａ物質に対するＢ物質の溶解
度が極めて小さく、Ｂ物質の含量が、熱処理温度におい
てＢ物質のＡ物質に対する溶解度より大きくなければな
らない。例えば、Ａ物質としてＡｌを用い、Ｂ物質とし
てはＳｉを用いる場合（アルミニウムに対するシリコン
溶解度は４００℃で約０．５％程度）、Ａｌの含量に対
し、Ｓｉは１％〜３０％程の含量を添加することができ
る。
【００１７】図１（ｂ）は、上記二元系Ａ−Ｂ合金４ａ
を所定の温度で熱処理することにより、熱処理温度での
溶解度以上に過剰に溶けているＢ物質４ｃが、酸化膜３
上面に析出され、Ａ物質（溶解されているＢ物質を含
む）４ｂと分離されている状態を示す断面図である。こ
のときの熱処理工程は、二元系Ａ−Ｂ合金４ａを蒸着す
る際、当該蒸着基板の温度を上昇させながら蒸着を進行
して工程時間を短縮することもできる。なお、熱処理の
温度は、Ａ−Ｂ合金層４ａがＡｌ−Ｓｉ合金である場合
は、１００〜５５０℃である。
を所定の温度で熱処理することにより、熱処理温度での
溶解度以上に過剰に溶けているＢ物質４ｃが、酸化膜３
上面に析出され、Ａ物質（溶解されているＢ物質を含
む）４ｂと分離されている状態を示す断面図である。こ
のときの熱処理工程は、二元系Ａ−Ｂ合金４ａを蒸着す
る際、当該蒸着基板の温度を上昇させながら蒸着を進行
して工程時間を短縮することもできる。なお、熱処理の
温度は、Ａ−Ｂ合金層４ａがＡｌ−Ｓｉ合金である場合
は、１００〜５５０℃である。
【００１８】図１（ｃ）は、上記酸化膜３上で分離され
たＡ物質４ｂおよびＢ物質４ｃからＡ物質４ｂを除去す
るためにエッチングすることより、エッチング率が大き
いＡ物質４ｂを除去エッチング率が小さいＢ物質４ｃの
みを酸化膜３上に残した状態を示す断面図である。Ａｌ
−Ｓｉ合金の場合は、燐酸（Ｈ3 ＰＯ4 ）溶液によって
エッチングすることにより、Ａｌのみをエッチングし
て、析出したＳｉのみ残するようにすることができ、さ
らに、塩素（Ｃｌ）基を含む乾式エッチング工程によっ
てもＡｌ全てをエッチングして、一定部分のＳｉのみ残
るようにすることができる。
たＡ物質４ｂおよびＢ物質４ｃからＡ物質４ｂを除去す
るためにエッチングすることより、エッチング率が大き
いＡ物質４ｂを除去エッチング率が小さいＢ物質４ｃの
みを酸化膜３上に残した状態を示す断面図である。Ａｌ
−Ｓｉ合金の場合は、燐酸（Ｈ3 ＰＯ4 ）溶液によって
エッチングすることにより、Ａｌのみをエッチングし
て、析出したＳｉのみ残するようにすることができ、さ
らに、塩素（Ｃｌ）基を含む乾式エッチング工程によっ
てもＡｌ全てをエッチングして、一定部分のＳｉのみ残
るようにすることができる。
【００１９】図１（ｄ）は上記析出したＢ物質４ｃをマ
スクとして、露出された部分の酸化膜３をエッチングす
ることにより、残留酸化膜３′を形成した状態を示す断
面図である。上記Ｂ物質４ｃのトポロジ（ｔｏｐｏｌｏ
ｇｙ）は二元系Ａ−Ｂ合金におけるＢ物質の含量が大き
くなるほど高くなるため、次工程のシリコン層２のエッ
チングの深さを調節することができる。
スクとして、露出された部分の酸化膜３をエッチングす
ることにより、残留酸化膜３′を形成した状態を示す断
面図である。上記Ｂ物質４ｃのトポロジ（ｔｏｐｏｌｏ
ｇｙ）は二元系Ａ−Ｂ合金におけるＢ物質の含量が大き
くなるほど高くなるため、次工程のシリコン層２のエッ
チングの深さを調節することができる。
【００２０】図１（ｅ）は上記Ｂ物質４ｃと残留酸化膜
３′とをエッチングバリア層として露出されたシリコン
層２を一定の厚さにエッチングした状態を示す断面図で
ある。これにより、シリコン層２の表面が凹凸となり、
その表面積が極大化されている。
３′とをエッチングバリア層として露出されたシリコン
層２を一定の厚さにエッチングした状態を示す断面図で
ある。これにより、シリコン層２の表面が凹凸となり、
その表面積が極大化されている。
【００２１】図１（ｆ）は残留酸化膜３′を除去した状
態を示す断面図であって、シリコン層２の表面積が極大
化された状態のキャパシタを示している。
態を示す断面図であって、シリコン層２の表面積が極大
化された状態のキャパシタを示している。
【００２２】図２は、本発明の他の実施例を示す断面図
である。本実施例の製造工程では、上述した実施例と同
様に上記図１（ａ）から図１（ｄ）の工程を順次的に実
施する。しかし、本実施例では、図１（ｅ）工程におい
て上記シリコン層２をエッチングするとき、シリコン層
２を部分的に一定厚さ残すことなく、部分的に完全に除
去する。そして、その後、残留酸化膜３′を除去し、分
離されたシリコン層２を接続するために、これを覆うよ
うに一定厚さの第２のシリコン層５を形成する（図
２）。
である。本実施例の製造工程では、上述した実施例と同
様に上記図１（ａ）から図１（ｄ）の工程を順次的に実
施する。しかし、本実施例では、図１（ｅ）工程におい
て上記シリコン層２をエッチングするとき、シリコン層
２を部分的に一定厚さ残すことなく、部分的に完全に除
去する。そして、その後、残留酸化膜３′を除去し、分
離されたシリコン層２を接続するために、これを覆うよ
うに一定厚さの第２のシリコン層５を形成する（図
２）。
【００２３】上述した通り、本発明方法を実施すること
により、容易にキャパシタの電荷貯蔵電極である、例え
ばシリコン層は、同一面積の単位セル内で従来より広い
表面積を有するため、単位面積当たりのキャパシタ容量
を極大化でき、集積回路の集積度を向上させることがで
きる。
により、容易にキャパシタの電荷貯蔵電極である、例え
ばシリコン層は、同一面積の単位セル内で従来より広い
表面積を有するため、単位面積当たりのキャパシタ容量
を極大化でき、集積回路の集積度を向上させることがで
きる。
【００２４】
【発明の効果】以上説明したように、本発明方法によれ
ば、キャパシタの電荷貯蔵電極の単位面積当たりの表面
積を極大化でき、これにより集積回路の集積度を向上さ
せることができる。
ば、キャパシタの電荷貯蔵電極の単位面積当たりの表面
積を極大化でき、これにより集積回路の集積度を向上さ
せることができる。
【図１】本発明の一実施例に係るキャパシタ製造工程を
示す断面図である。
示す断面図である。
【図２】本発明の別の実施例に係るキャパシタ製造工程
を示す断面図である。
を示す断面図である。
１ 絶縁層 ２，５ シリコン層 ３，３′ 酸化膜 ４ａ 二元系Ａ−Ｂ合金 ４ｂ Ａ物質 ４ｃ Ｂ物質
Claims (12)
- 【請求項１】 表面積が極大化されたキャパシタ製造方
法であって、 絶縁層上に導電層および酸化膜を順次形成した後、二元
系Ａ−Ｂ合金を蒸着する第１工程と；前記二元系Ａ−Ｂ
合金を所定の温度で熱処理して溶解度以上過剰に溶けて
いるＢ物質が酸化膜上に析出してＡ物質と分離されるよ
うにする第２工程と； この分離されたＡ物質をエッチングしてエッチング率が
当該Ａ物質より小さいＢ物質のみ酸化膜上に残し、当該
Ｂ物質をマスクとして露出された部分の前記酸化膜をエ
ッチングして残留酸化膜を形成しかつ前記導電層が部分
的に露出されるようにする第３工程と；前記Ｂ物質と前
記残留酸化膜とをマスクとして露出された前記導電層を
一定厚さエッチングして前記導電層の表面に凹凸を形成
する第４工程とを含むことを特徴とする表面積が極大化
されたキャパシタ製造方法。 - 【請求項２】 請求項１において、前記二元系Ａ−Ｂ合
金は、Ａ物質がＡｌで、Ｂ物質がＳｉであるＡｌ−Ｓｉ
合金であることを特徴とする表面積が極大化されたキャ
パシタ製造方法。 - 【請求項３】 請求項１において、前記第１工程で前記
二元系Ａ−Ｂ合金を蒸着する際に、当該蒸着基板の温度
を上昇させることにより、前記熱処理時間を短縮するこ
とを特徴とする表面積が極大化されたキャパシタ製造方
法。 - 【請求項４】 請求項２において、前記Ａｌ−Ｓｉ合金
から分離されたＡｌを、燐酸溶液または塩素基を利用し
たエッチングにより除去することを特徴とする表面積が
極大化されたキャパシタ製造方法。 - 【請求項５】 請求項２において、前記Ａｌ−Ｓｉ合金
を１００ないし５５０℃の温度で熱処理することを特徴
とする表面積が極大化されたキャパシタ製造方法。 - 【請求項６】 請求項２において、前記Ａｌ−Ｓｉ合金
のＳｉ含量は、１％ないし３０％の範囲であることを特
徴とする表面積が極大化されたキャパシタ製造方法。 - 【請求項７】 表面積が極大化されたキャパシタ製造方
法であって、 絶縁層上に第１導電層および酸化膜を順次形成した後、
二元系Ａ−Ｂ合金を蒸着する第１工程と；前記二元系Ａ
−Ｂ合金を所定の温度で熱処理して溶解度以上過剰に溶
けているＢ物質が酸化膜上に析出されてＡ物質と分離さ
れるようにする第２工程と；この分離されたＡ物質をエ
ッチングしてエッチング率が当該Ａ物質より小さいＢ物
質のみ酸化膜上に残し、当該Ｂ物質をマスクとして、露
出された部分の前記酸化膜をエッチングして残留酸化膜
を形成しかつ前記第１導電層が部分的に露出されるよう
にする第３工程と；前記Ｂ物質と前記残留酸化膜とをマ
スクにして露出された前記第１導電層を前記絶縁層上部
表面まで完全にエッチングして当該第１導電層を前記絶
縁層上に分離されるよう形成する第４工程と；この分離
された第１導電層を覆うよう第２導電層を一定厚さに形
成する第５工程とを含むことを特徴とする表面積が極大
化されたキャパシタ製造方法。 - 【請求項８】 請求項７において、前記二元系Ａ−Ｂ合
金は、Ａ物質がＡｌであり、Ｂ物質がＳｉであるＡｌ−
Ｓｉ合金であることを特徴とする表面積が極大化された
キャパシタ製造方法。 - 【請求項９】 請求項７において、前記第１工程で前記
二元系Ａ−Ｂ合金を蒸着する際に、当該蒸着基板の温度
を上昇させて前記熱処理時間を短縮することを特徴とす
る表面積が極大化されたキャパシタ製造方法。 - 【請求項１０】 請求項８において、前記Ａｌ−Ｓｉ合
金から分離されたＡｌを、燐酸溶液または塩素基を利用
したエッチングにより除去することを特徴とする表面積
が極大化されたキャパシタ製造方法。 - 【請求項１１】 請求項８において、前記Ａｌ−Ｓｉ合
金を、１００ないし５５０℃の温度で熱処理することを
特徴とする表面積が極大化されたキャパシタ製造方法。 - 【請求項１２】 請求項８において、前記Ａｌ−Ｓｉ合
金のＳｉ含量が１％ないし３０％の範囲であることを特
徴とする表面積が極大化されたキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019675A KR960006344B1 (ko) | 1992-10-24 | 1992-10-24 | 표면적이 극대화된 전하저장전극 도전층 형성방법 |
| KR1992-19675 | 1992-10-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204403A true JPH06204403A (ja) | 1994-07-22 |
Family
ID=19341710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5266440A Pending JPH06204403A (ja) | 1992-10-24 | 1993-10-25 | 表面積が極大化されたキャパシタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5474950A (ja) |
| JP (1) | JPH06204403A (ja) |
| KR (1) | KR960006344B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588737B1 (ko) * | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 반도체 장치 및 그 제조방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2697645B2 (ja) * | 1994-10-31 | 1998-01-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6013555A (en) * | 1996-08-30 | 2000-01-11 | United Microelectronics Corp. | Process for rounding an intersection between an HSG-SI grain and a polysilicon layer |
| TW424328B (en) * | 1999-09-17 | 2001-03-01 | Taiwan Semiconductor Mfg | EEPROM with high capacitance coupling ratio |
| US6620675B2 (en) | 2001-09-26 | 2003-09-16 | International Business Machines Corporation | Increased capacitance trench capacitor |
| JP2003289134A (ja) * | 2002-03-28 | 2003-10-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN101946304B (zh) * | 2008-02-20 | 2013-06-05 | Nxp股份有限公司 | 包括在衬底的两个面上形成的平面形状电容器的超高密度容量 |
| WO2010038174A1 (en) * | 2008-09-30 | 2010-04-08 | Nxp B.V. | Robust high aspect ratio semiconductor device |
| US20130102143A1 (en) * | 2011-10-24 | 2013-04-25 | Da Zhang | Method of making a non-volatile memory cell having a floating gate |
| KR101883328B1 (ko) | 2016-04-11 | 2018-08-30 | 주식회사 대창중기계 | 지반굴착장치의 투웨이 로타리 싱글 스위벨 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165552A (ja) * | 1989-11-24 | 1991-07-17 | Sony Corp | スタックトキャパシタ型ｄｒａｍとその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03230561A (ja) * | 1990-02-06 | 1991-10-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR930004110B1 (ko) * | 1990-10-25 | 1993-05-20 | 현대전자산업 주식회사 | 표면적이 극대화된 도전층 제조방법 |
| KR930009593B1 (ko) * | 1991-01-30 | 1993-10-07 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell) |
| KR930006730B1 (ko) * | 1991-03-20 | 1993-07-23 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 커패시터 제조방법 |
| KR940007391B1 (ko) * | 1991-08-23 | 1994-08-16 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
| US5254503A (en) * | 1992-06-02 | 1993-10-19 | International Business Machines Corporation | Process of making and using micro mask |
| US5240558A (en) * | 1992-10-27 | 1993-08-31 | Motorola, Inc. | Method for forming a semiconductor device |
-
1992
- 1992-10-24 KR KR1019920019675A patent/KR960006344B1/ko not_active IP Right Cessation
-
1993
- 1993-10-22 US US08/141,406 patent/US5474950A/en not_active Expired - Fee Related
- 1993-10-25 JP JP5266440A patent/JPH06204403A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165552A (ja) * | 1989-11-24 | 1991-07-17 | Sony Corp | スタックトキャパシタ型ｄｒａｍとその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588737B1 (ko) * | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 반도체 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5474950A (en) | 1995-12-12 |
| KR960006344B1 (ko) | 1996-05-13 |
| KR940010240A (ko) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| US8580666B2 (en) | Methods of forming conductive contacts | |
| JP2000200881A (ja) | 強誘電性メモリ回路の形成方法 | |
| NL7909363A (nl) | Geintegreerde halfgeleiderketen en werkwijze voor het maken ervan. | |
| KR930004110B1 (ko) | 표면적이 극대화된 도전층 제조방법 | |
| JPH0774320A (ja) | 半導体装置の製造方法 | |
| JPH06204403A (ja) | 表面積が極大化されたキャパシタ製造方法 | |
| JPH06310609A (ja) | 金属プラグ製造方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| JPH0320064B2 (ja) | ||
| JPH01199456A (ja) | 半導体集積回路の製造方法 | |
| KR100408539B1 (ko) | 커패시터를구비한반도체장치및그제조방법 | |
| JPH0810768B2 (ja) | 光感知半導体デバイス及びその製法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH08293580A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| KR100231850B1 (ko) | 폴리실리콘막 식각방법 | |
| TW410469B (en) | Manufacturing method for bottom electrode of stack capacitors | |
| JPH02106934A (ja) | 容量絶縁膜の形成方法 | |
| JPH07321205A (ja) | 半導体素子の金属配線形成方法 | |
| JPS6041233A (ja) | 絶縁膜形成方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 |