KR940010240A - 표면적이 극대화된 도전층 제조 방법 - Google Patents

표면적이 극대화된 도전층 제조 방법 Download PDF

Info

Publication number
KR940010240A
KR940010240A KR1019920019675A KR920019675A KR940010240A KR 940010240 A KR940010240 A KR 940010240A KR 1019920019675 A KR1019920019675 A KR 1019920019675A KR 920019675 A KR920019675 A KR 920019675A KR 940010240 A KR940010240 A KR 940010240A
Authority
KR
South Korea
Prior art keywords
conductive layer
alloy
binary
barrier layer
etching
Prior art date
Application number
KR1019920019675A
Other languages
English (en)
Other versions
KR960006344B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920019675A priority Critical patent/KR960006344B1/ko
Priority to US08/141,406 priority patent/US5474950A/en
Priority to JP5266440A priority patent/JPH06204403A/ja
Publication of KR940010240A publication Critical patent/KR940010240A/ko
Application granted granted Critical
Publication of KR960006344B1 publication Critical patent/KR960006344B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Abstract

본 발명은 고집적 반도체 메모리 소자의 전하 저장 전극용 도전체에 적용할 수 있는 도전층 제조 방법에 관한 것으로, 특히 도전층 표면을 울퉁불퉁하게 형성하는 표면적이 극대화된 도전층 제조 방법에 관한 것으로, 절연층(1) 상부에 도전층(2), 식각장벽층(3)을 차례로 증착한 후에 이원계 A-B합금(4a)(예를들어 Al-Si합금)을 증착하는 제1단계, 상기 제1단계 후에 상기 이원계A-B(4a)을 소정의 온도에서 열처리하여 용해도 이상의 B물질(4c)이 식각 장벽 층(3) 상부에 침착되어 A물질(4b)을 식각하여 B물질(4c)만 식각장벽층(3) 상부에 남기고 상기 B물질(4c)을 마스크로 하여 노출된 부분의 식각장벽층(3)을 식각하여 부분 부분 남아 있는 식각장벽층(3′)을 형성하여 도전층(2)의 부분 부분이 노출되도록 하는 제3단계, 상기 제3단계 후에 부분 부분 남아 있는 상기 식각장벽층(3′)을 마스크로 하여 노출된 도전층(2)을 일정두께 식각하여 상기 도전층(2)의 표면은 울퉁불퉁하게 형성하는 제4단계를 구비하여 이루어지는 것을 특징으로 하는 표면적이 극대화된 도전층 제조 방법에 관한 것이다.

Description

표면적이 극대화된 도전층 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예에 따른 도전층 제조 공정도,
제2도는 본 발명의 다른 실시예에 따른 도전층 제조공정도.

Claims (9)

  1. 표면적이 극대화된 도전층 제조 방법에 있어서, 절연층(1) 상부에 도전층(2), 식각장벽층(3)을 차례로 증착한 후에 이원계 A-B합금(4a)(예를들어 Al-Si합금)을 증착하는 제1단계, 상기 제1단계 후에 상기 이원계A-B(4a)을 소정의 온도에서 열처리하여 용해도 이상의 B물질(4c)이 식각 장벽층(3) 상부에 침착되어 A물질(4b)을 식각하여 B물질(4c)만 식각장벽층(3) 상부에 남기고 상기 B물질(4c)을 마스크로 하여 노출된 부분의 식각장벽층(3)을 식각하여 부분 부분 남아 있는 식각장벽층(3′)을 형성하여 도전층(2)의 부분 부분이 노출되도록 하는 제3단계, 상기 제3단계 후에 부분 부분 남아 있는 상기 식각장벽층(3′)을 마스크로 하여 노출된 도전층(2)을 일정두께 식각하여 상기 도전층(2)의 표면을 울퉁불퉁하게 형성하는 제4단계를 구비하여 이루어지는 것을 특징으로 하는 표면적이 극대화된 도전층 제조 방법.
  2. 제1항에 있어서, 상기 제1단계의 이원계 A-B합금(4a)의 A물질에 대해 B물질의 함량은 용해도 이상이 되는 것을 특징으로 하는 표면적이 극대화된 도전층 제조 방법.
  3. 제1항에 있어서, 상기 이원계 A-B합금(4a)의 A물질은 알루미늄이고 B물질은 Si인 것을 특징으로 하는 표면적이 극대화된 도전층 제조 방법.
  4. 제1항에 있어서, 상기 제2단계 열처리 과정은 이원계 A-B합금(4a)을 증착하는 동안에 기판의 온도를 올리는 것을 특징으로 하는 표면적이 극대화된 도전층 제조 방법.
  5. 제1항에 있어서, 상기 제3단계의 A물질(4b)의 식각율이 B물질(4c)의 식각을 보다 큰 식각물질로 이루어지는 것을 특징으로 하는 표면적이 극대화된 도전층 제조 방법.
  6. 제1항에 있어서, 상기 제3단계의 A물질(4b) B물질(4c)이 각각 Al, Si인 경우 H3PO4(인산) 또는 Cl기를 이용하여 Al만을 식각하는 것을 특징으로 하는 표면적이 극대화된 도전층 제조 방법.
  7. 제1항에 있어서, 상기 제4단계의 노출된 도전층(2)을 완전히 식각한 후에 제2도전층(5)을 증착하는 제5단계를 더 구비하여 이루어지는 것을 특징으로 하는 표면적이 극대화된 도전층 제조방법.
  8. 제1항에 있어서, 열처리 공정은 이원계 A-B합금(4a)이 Al-Si합금의 경우 100 내지 550℃ 온도에서 열처리 하는 것을 특징으로 하는 표면적이 극대화된 도전층 제조방법.
  9. 제3항에 있어서, 알루미늄의 함량에 대하여 실리콘은 1 내지 30%정도의 함량을 첨가하는 것을 특징으로하는 표면적이 극대화된 도전층 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019675A 1992-10-24 1992-10-24 표면적이 극대화된 전하저장전극 도전층 형성방법 KR960006344B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920019675A KR960006344B1 (ko) 1992-10-24 1992-10-24 표면적이 극대화된 전하저장전극 도전층 형성방법
US08/141,406 US5474950A (en) 1992-10-24 1993-10-22 Method for manufacturing a capacitor in a semiconductor device
JP5266440A JPH06204403A (ja) 1992-10-24 1993-10-25 表面積が極大化されたキャパシタ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019675A KR960006344B1 (ko) 1992-10-24 1992-10-24 표면적이 극대화된 전하저장전극 도전층 형성방법

Publications (2)

Publication Number Publication Date
KR940010240A true KR940010240A (ko) 1994-05-24
KR960006344B1 KR960006344B1 (ko) 1996-05-13

Family

ID=19341710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019675A KR960006344B1 (ko) 1992-10-24 1992-10-24 표면적이 극대화된 전하저장전극 도전층 형성방법

Country Status (3)

Country Link
US (1) US5474950A (ko)
JP (1) JPH06204403A (ko)
KR (1) KR960006344B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697645B2 (ja) * 1994-10-31 1998-01-14 日本電気株式会社 半導体装置の製造方法
US6013555A (en) * 1996-08-30 2000-01-11 United Microelectronics Corp. Process for rounding an intersection between an HSG-SI grain and a polysilicon layer
TW424328B (en) * 1999-09-17 2001-03-01 Taiwan Semiconductor Mfg EEPROM with high capacitance coupling ratio
US6620675B2 (en) 2001-09-26 2003-09-16 International Business Machines Corporation Increased capacitance trench capacitor
JP2003289134A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100588737B1 (ko) * 2004-12-30 2006-06-12 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법
CN101946304B (zh) * 2008-02-20 2013-06-05 Nxp股份有限公司 包括在衬底的两个面上形成的平面形状电容器的超高密度容量
EP2334589B1 (en) * 2008-09-30 2013-02-20 Nxp B.V. Robust high aspect ratio semiconductor device
US20130102143A1 (en) * 2011-10-24 2013-04-25 Da Zhang Method of making a non-volatile memory cell having a floating gate
KR101883328B1 (ko) 2016-04-11 2018-08-30 주식회사 대창중기계 지반굴착장치의 투웨이 로타리 싱글 스위벨

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165552A (ja) * 1989-11-24 1991-07-17 Sony Corp スタックトキャパシタ型ｄｒａｍとその製造方法
JPH03230561A (ja) * 1990-02-06 1991-10-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR930004110B1 (ko) * 1990-10-25 1993-05-20 현대전자산업 주식회사 표면적이 극대화된 도전층 제조방법
KR930009593B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell)
KR930006730B1 (ko) * 1991-03-20 1993-07-23 삼성전자 주식회사 고집적 반도체 메모리장치의 커패시터 제조방법
KR940007391B1 (ko) * 1991-08-23 1994-08-16 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
US5254503A (en) * 1992-06-02 1993-10-19 International Business Machines Corporation Process of making and using micro mask
US5240558A (en) * 1992-10-27 1993-08-31 Motorola, Inc. Method for forming a semiconductor device

Also Published As

Publication number Publication date
US5474950A (en) 1995-12-12
JPH06204403A (ja) 1994-07-22
KR960006344B1 (ko) 1996-05-13

Similar Documents

Publication Publication Date Title
KR930004110B1 (ko) 표면적이 극대화된 도전층 제조방법
JPS6010773A (ja) １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法
JPS6140035A (ja) 半導体装置の製造方法
KR940010240A (ko) 표면적이 극대화된 도전층 제조 방법
BE1007588A3 (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven.
US3436285A (en) Coatings on germanium bodies
US3592707A (en) Precision masking using silicon nitride and silicon oxide
KR970053902A (ko) 공정시간 단축형 반도체 제조방법
JPS5925245A (ja) 半導体装置の製造方法
JPH07115171A (ja) Ｍｉｍキャパシタ
KR0178998B1 (ko) 반도체 소자의 금속 배선막 형성방법
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
KR960026205A (ko) 금속 배선 콘택 제조방법
KR0166785B1 (ko) 반도체 소자의 티타늄 실리사이드 형성 방법
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
JPH0567067B2 (ko)
JPH0266945A (ja) 半導体装置の製造方法
KR950009923A (ko) 반도체 장치의 저장전극 제조방법
JPH07105363B2 (ja) 微細コンタクト孔の埋込み平坦化方法
KR950021565A (ko) 캐패시터 제조방법
JPS61113259A (ja) 半導体装置の製造方法
JPS6250974B2 (ko)
JPH0377661B2 (ko)
KR960039285A (ko) 반도체 소자 제조방법
KR940016730A (ko) 반도체 장치의 배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee