KR960006344B1 - 표면적이 극대화된 전하저장전극 도전층 형성방법 - Google Patents

표면적이 극대화된 전하저장전극 도전층 형성방법 Download PDF

Info

Publication number
KR960006344B1
KR960006344B1 KR1019920019675A KR920019675A KR960006344B1 KR 960006344 B1 KR960006344 B1 KR 960006344B1 KR 1019920019675 A KR1019920019675 A KR 1019920019675A KR 920019675 A KR920019675 A KR 920019675A KR 960006344 B1 KR960006344 B1 KR 960006344B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
charge storage
storage electrode
etching
Prior art date
Application number
KR1019920019675A
Other languages
English (en)
Other versions
KR940010240A (ko
Inventor
김재갑
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920019675A priority Critical patent/KR960006344B1/ko
Priority to US08/141,406 priority patent/US5474950A/en
Priority to JP5266440A priority patent/JPH06204403A/ja
Publication of KR940010240A publication Critical patent/KR940010240A/ko
Application granted granted Critical
Publication of KR960006344B1 publication Critical patent/KR960006344B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

표면적이 극대화된 전하저장전극 도전층 형성방법
제 1 도는 본 발명의 일실시예에 따른 전하저장전극 도전층 형성 공정 단면도,
제 2 도는 본 발명의 다른 실시예에 따라 형성된 전하저장전극 도전층 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 절연층 2,5 : 도전층
3,3' : 산화막 4a : Al-Si합금
4b : Al물질 4c : Si물질
본 발명은 고집적 반도체 메모리 소자의 전하저장전극 도전층 형성 방법에 관한 것으로, 특히 메모리 소자의 캐패시터 용량은 일정한 크기 이상으로 유지하기 위해 전하저장전극 도전층 표면을 울퉁불퉁하게 형성하여 표면적이 극대화된 전하저장전극 도전층을 형성하는 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자의 집적도가 증가함에 따라 단위 셀이 구성되는 면적이 감소하게 되는데, 비록 면적이 작아지더라도 캐패시터 용량은 일정한 크기 이상으로 유지하기 위해서 전하저장전극의 표면적을 증가시켜야 한다.
따라서, 본 발명은 고집적 반도체 메모리 소자의 캐패시터 용량을 확보하도록 하는 표면적이 극대화된 전하저장전극 도전층 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 표면적이 극대화된 전하저장 전극 도전층 형성 방법에 있어서, 절연층 상부에 전하저장전극 도전층과, 도전층에 대한 식각장벽층을 차례로 형성하는 제 1 단계 ; 상기 식각장벽층상에 Al-Si합금을 형성하는 제 2 단계 ; Al은 용해되고 Si은 용해되지 않는 소정 온도에서 열처리하여 상기 식각장벽층 표면에 Si물질은 침착시키고 Al물질을 그 상부에 형성하는 제 3 단계 ; 상기 식각장벽층 상부에서 분리된 상기 Al물질과 상기 Si물질에서 상기 Al물질을 선택 식각하여 상기 식각장벽층의 부분 부분을 노출시키는 제 4 단계 ; 상기 Si물질을 마스크로하여 노출된 부분의 상기 식각장벽층을 선택 식각하여 상기 전하저장전극 도전층의 부분 부분을 노출시키는 제 5 단계 ; 및 부분 부분 남아있는 상기 식각장벽층을 마스크로 하여 노출된 상기 전하저장전극 도전층을 일정두께 부분 식각하는 제6 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제 1 도는 본 발명의 일실시예에 따른 전하저장전극 도전층 형성 공정 단면도로서, 도면에서 1은 절연층, 2,5는 도전층, 3,3'는 산화막, 4a는 Al-Si합금, 4b는 Al물질,4c는 Si물질을 각각 나타낸다.
먼저, 제 1 도(a)는 절연층(1) 상부에 전하저장전극 도전층(2)과, 도전층(2)에 대한 식각장벽층 역할을 하는 산화막(3)을 차례로 형성한 후에 산화막(3)상에 알루미늄-실리콘(Al-Si)합금(4a)을 형성한 상태의 단면도이다. 여기서, Al에서의 Si용해도는 400℃에서 약 0.5% 정도이므로, Al함량에 대하여 Si은 1% 내지 30% 정도의 함량을 첨가하여, Al물질에 대해 Si물질의 용해도가 극히 제한되도록 함으로써 Si물질의 함량이 용해도 이상이 되도록 한다.
이어서, 제 1 도(b)는 Al-Si합금(4a)을 Al은 용해되고 Si은 용해되지 않는 온도에서 열처리하여 용해도 이상의 Si물질(4c)은 식각장벽층(3)상부에 침착시키고 Al물질(4b)은 그 상부에 형성되도록 하여 두 물질이 분리된 상태의 단면도이다. 이때 별도의 열처리 과정을 실시하지 않고 Al-Si합금(4a)을 증착하는 동안에 기판의 온도를 100℃ 내지 550℃ 온도로 하여 두 물질이 분리되도록 할 수 있다.
이어서, 제1도(c)는 상기 산화막(3)상부에서 분리된 Al물질(4b)과 Si물질(4c)에서 Al뭍질(4c)을 제거하기 위해 Al물질(4b)의 식각률이 Si물질(4c)의 식각률보다 큰 식각물질로 Al물질(4b)을 선택식각하여 Si물질(4c)만 부분 부분 산화막(3) 상부에 남긴 상태의 단면도로서, 이때 식각 물질은 습식식각시는 H3PO4(인산)용액을 사용하고, 건식식각시는 Cl기를 포함한 식각제를 사용하여 Al물질(4b)모두를 식각하여 일정부분의 Si물질(4c)은 남아있게 할 수 있다.
이어서, 제 1 도(d)는 Si물질(4c)을 마스크로하여 노출된 부분의 산화막(3)을 식각하여 부분 부분 남아있는 산화막(3')을 형성하여 전하저장 전극 도전층(2)의 부분 부분이 노출된 상태의 단면도이다.
이어서, 제 1 도(e)는 부분 부분 남아있는 산화막(3')을 마스크로하여 노출된 도전층(2)을 일정두께 부분 식각한 상태의 단면도로서, 전하저장전극 도전층(2)의 표면은 울퉁불퉁하게 되어 표면적이 극대화된다.
이어서, 제 1 도(f)는 부분 부분 남아있는 산화막(3')을 제거한 상태의 단면도이다.
그리고 제 2 도는 본 발명의 다른 실시예를 나타내는 단면도로서, 상기 제 1 도(a)부터 제 1 도(e)의 공정을 순차적으로 실시하되, 제 1 도(e)공정에서 상기 도전층(2)을 식각할때 일정두께를 남기지 않고 완전히 식각한 후 상기 식각된 도전층(2)의 표면 및 노출된 하부 절연층(1) 상에 일정두께의 제 2 도전층(5)을 형성한 상태의 단면도이다.
상기와 같이 이루어지는 본 발명은 전하저장전극의 표면적을 극대화하여 고집적 소자의 캐패시터 용량을 확보함으로써, 소자의 집적도를 향상은 물론 소자의 신뢰도를 향상시키는 효과가 있다.

Claims (6)

  1. 표면적이 극대화된 전하저장전극 도전층 형성 방법에 있어서, 절연층(1)상부에 전하저장전극 도전층(2)과, 도전층(2)에 대한 식각장벽층(3)을 차례로 형성하는 제 1 단계 ; 상기 식각장벽층(3)상에 Al-Si합금(4a)을 형성하는 제 2 단계 ; Al은 용해되고 Si은 용해되지 않는 소정 온도에서 열처리하여 상기 식각장벽층(3) 표면에 Si물질(4c)은 침착시키고 Al물질(4b)은 그 상부에 형성하는 제 3 단계 ; 상기 식각장벽층(3)상부에서 분리된 상기 Al물질(4b)과 상기 Si물질(4c)에서 상기 Al물질(4c)을 선택 식각하여 상기 식각장벽층(3)의 부분 부분을 노출시키는 제 4 단계: 상기 Si물질(4c)을 마스크로하여 노출된 부분의 상기 식각장벽층(3)을 선택 식각하여 상기 전하저장전극 도전층(2)의 부분 부분을 노출시키는 제 5 단계 ; 및 부분 부분 남아있는 상기 식각장벽층(3')을 마스크로하여 노출된 상기 전하저장전극 도전층(2)을 일정두께 부분 식각하는 제 6 단계를 포함하는 것을 특징으로 하는 표면적이 극대화된 전하저장전극 도전층 형성 방법.
  2. 제 1 항에 있어서, 상기 Al-Si합금(4a)은 Al물질에 대해 Si물질의 용해도가 극히 제한되게 하여 Si물질의 함량이 용해도 이상이 되도록 하는 것을 특징으로 하는 표면적이 극대화된 전하저장전극 도전층 형성방법.
  3. 제 1 항에 있어서, 상기 제 3 단계의 열처리는 Al-Si합금(4a)을 증착하는 동안에 기관의 온도를 100℃ 내지 550℃ 온도로 하는 것을 특징으로 하는 표면적이 극대화된 전하저장전극 도전층 형성 방법.
  4. 제 1 항에 있어서, 상기 제 4 단계의 선택식각은 H3PO4(인산)용액을 사용한 습식식각 또는 Cl기를 사용한 건식식각으로 이루어지는 것을 특징으로 하는 표면적이 극대화된 전하저장전극 도전층 형성방법.
  5. 제 1 항에 있어서, 상기 제 6 단계에서 노출된 도전층(2)을 완전히 식각한 후에 전체구조 상부 표면을 따라 제 2 도전층(5)을 형성하는 제 7 단계를 더 포함하는 것을 특징으로 하는 표면적이 극대화된 전하저장전극 도전층 형성 방법.
  6. 제 1 항에 있어서, 상기 Al-Si합금(4a)에서 Al의 함량에 대해 Si이 1% 내지 30%인 것을 특징으로하는 표면적이 극대화된 전하저장전극 도전층 형성 방법.
KR1019920019675A 1992-10-24 1992-10-24 표면적이 극대화된 전하저장전극 도전층 형성방법 KR960006344B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920019675A KR960006344B1 (ko) 1992-10-24 1992-10-24 표면적이 극대화된 전하저장전극 도전층 형성방법
US08/141,406 US5474950A (en) 1992-10-24 1993-10-22 Method for manufacturing a capacitor in a semiconductor device
JP5266440A JPH06204403A (ja) 1992-10-24 1993-10-25 表面積が極大化されたキャパシタ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019675A KR960006344B1 (ko) 1992-10-24 1992-10-24 표면적이 극대화된 전하저장전극 도전층 형성방법

Publications (2)

Publication Number Publication Date
KR940010240A KR940010240A (ko) 1994-05-24
KR960006344B1 true KR960006344B1 (ko) 1996-05-13

Family

ID=19341710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019675A KR960006344B1 (ko) 1992-10-24 1992-10-24 표면적이 극대화된 전하저장전극 도전층 형성방법

Country Status (3)

Country Link
US (1) US5474950A (ko)
JP (1) JPH06204403A (ko)
KR (1) KR960006344B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116495A (ko) 2016-04-11 2017-10-19 주식회사 대창중기계 지반굴착장치의 투웨이 로타리 싱글 스위벨

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697645B2 (ja) * 1994-10-31 1998-01-14 日本電気株式会社 半導体装置の製造方法
US6013555A (en) * 1996-08-30 2000-01-11 United Microelectronics Corp. Process for rounding an intersection between an HSG-SI grain and a polysilicon layer
TW424328B (en) * 1999-09-17 2001-03-01 Taiwan Semiconductor Mfg EEPROM with high capacitance coupling ratio
US6620675B2 (en) * 2001-09-26 2003-09-16 International Business Machines Corporation Increased capacitance trench capacitor
JP2003289134A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100588737B1 (ko) * 2004-12-30 2006-06-12 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법
CN101946304B (zh) * 2008-02-20 2013-06-05 Nxp股份有限公司 包括在衬底的两个面上形成的平面形状电容器的超高密度容量
WO2010038174A1 (en) * 2008-09-30 2010-04-08 Nxp B.V. Robust high aspect ratio semiconductor device
US20130102143A1 (en) * 2011-10-24 2013-04-25 Da Zhang Method of making a non-volatile memory cell having a floating gate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165552A (ja) * 1989-11-24 1991-07-17 Sony Corp スタックトキャパシタ型ｄｒａｍとその製造方法
JPH03230561A (ja) * 1990-02-06 1991-10-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR930004110B1 (ko) * 1990-10-25 1993-05-20 현대전자산업 주식회사 표면적이 극대화된 도전층 제조방법
KR930009593B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell)
KR930006730B1 (ko) * 1991-03-20 1993-07-23 삼성전자 주식회사 고집적 반도체 메모리장치의 커패시터 제조방법
KR940007391B1 (ko) * 1991-08-23 1994-08-16 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
US5254503A (en) * 1992-06-02 1993-10-19 International Business Machines Corporation Process of making and using micro mask
US5240558A (en) * 1992-10-27 1993-08-31 Motorola, Inc. Method for forming a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116495A (ko) 2016-04-11 2017-10-19 주식회사 대창중기계 지반굴착장치의 투웨이 로타리 싱글 스위벨

Also Published As

Publication number Publication date
JPH06204403A (ja) 1994-07-22
KR940010240A (ko) 1994-05-24
US5474950A (en) 1995-12-12

Similar Documents

Publication Publication Date Title
US4517729A (en) Method for fabricating MOS device with self-aligned contacts
US4466172A (en) Method for fabricating MOS device with self-aligned contacts
US4455568A (en) Insulation process for integrated circuits
JPS6010773A (ja) １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法
US4178396A (en) Method of forming an insulating film
KR930004110B1 (ko) 표면적이 극대화된 도전층 제조방법
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
KR960006344B1 (ko) 표면적이 극대화된 전하저장전극 도전층 형성방법
US4631248A (en) Method for forming an electrical contact in an integrated circuit
US5681778A (en) Semiconductor processing method of forming a buried contact and conductive line
JPH0697297A (ja) コンタクトを有する半導体素子及びその製造方法
JPH10233392A (ja) 半導体装置の製造方法
JP2503621B2 (ja) 半導体装置の製造方法
JPS59144174A (ja) 半導体装置
JPH0810726B2 (ja) 半導体装置の製造方法
JP3021711B2 (ja) 半導体集積回路の製造方法
KR100223739B1 (ko) 반도체 소자의 전하저장전극 형성 방법
JPS61113259A (ja) 半導体装置の製造方法
JPS6279625A (ja) 半導体装置の製造方法
JPS61135119A (ja) 半導体装置の製造方法
JPS6120154B2 (ko)
JPH0415617B2 (ko)
JPS6145859B2 (ko)
JPS59189624A (ja) シリコン半導体装置の電極形成方法
JPH0567067B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee