JPS6211781B2 - - Google Patents
Info
- Publication number
- JPS6211781B2 JPS6211781B2 JP54153419A JP15341979A JPS6211781B2 JP S6211781 B2 JPS6211781 B2 JP S6211781B2 JP 54153419 A JP54153419 A JP 54153419A JP 15341979 A JP15341979 A JP 15341979A JP S6211781 B2 JPS6211781 B2 JP S6211781B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- sio
- semiconductor
- oxidizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 40
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に酸
化シリコン層の形成方法に関する。
化シリコン層の形成方法に関する。
従来、酸化シリコン（SiO2）層は半導体装置を
製造する際に絶縁体として数多くの工程で形成さ
れ、その技術は非常に重要で欠くことのできない
ものである。したがつて、この様なSiO2層を形
成する方法やその原材質は半導体装置の品質に微
妙にして且つ大きな影響を及ぼしており、例えば
単結晶基板表面を高温酸化せしめたSiO2層は、
比較的絶縁耐圧の高い絶縁層であるが、一方、多
結晶シリコン層を酸化処理して形成したSiO2層
は絶縁耐圧が低くて、半導体装置の信頼性を悪く
している一因と考えられている。
製造する際に絶縁体として数多くの工程で形成さ
れ、その技術は非常に重要で欠くことのできない
ものである。したがつて、この様なSiO2層を形
成する方法やその原材質は半導体装置の品質に微
妙にして且つ大きな影響を及ぼしており、例えば
単結晶基板表面を高温酸化せしめたSiO2層は、
比較的絶縁耐圧の高い絶縁層であるが、一方、多
結晶シリコン層を酸化処理して形成したSiO2層
は絶縁耐圧が低くて、半導体装置の信頼性を悪く
している一因と考えられている。
本発明は絶縁耐圧が高く、しかも容易に形成で
きるSiO2層の形成方法を提案するもので、その
特徴とするところは半導体基板上にアモルフアス
シリコン層を被着形成し、このアモルフアスシリ
コン層自体を直接1000℃以下の温度で酸化せしめ
て絶縁層として用いることにあり、例えば配線間
の絶縁層や素子間分離層又はMOS型半導体素子
のゲート絶縁膜として利用せんとするものであ
る。以下詳細に本発明を説明すると、アモルフア
ス・シリコンとは非晶質で無定形のガラス状シリ
コンであり、蒸着法により低温度で蒸着すると形
成され、スパツタリング法でも、いわゆるプラズ
マCVD法でも形成することができる。この様な
アモルフアスシリコンは安価であるので太陽電池
等の材料として注目されている。材料が安価に得
られることは材料を製造するためのエネルギー消
費が少ないということであつて、これは逆説的に
加工しやすいことにもなり、事実低エネルギー即
ち1000℃以下の低温度で容易に酸化されて、得ら
れたSiO2層は均質なものとなる。均質なSiO2層
となるのは、例えば多結晶シリコンを酸化させる
と、結晶粒界より酸化が進行し、金属シリコンが
粒子中央に取り残され易く、一様に酸化され難い
が、アモルフアスシリコンは粒界がないために一
様に酸化され易いことが原因と推定される。その
ため、多結晶シリコン層を酸化させて得られた
SiO2層よりはるかに絶縁耐圧は向上しており、
該アモルフアスシリコン層を酸化させることによ
り半導体装置は歩留の向上は勿論、一段と高信頼
化が可能となるものである。次にその具体的実施
例を説明すると １ 半導体集積回路では多層に導電配線層を形成
する。この配線層間を絶縁する層間絶縁層とし
てアモルフアスシリコン層を酸化して形成した
SiO2層を使用することができる。
きるSiO2層の形成方法を提案するもので、その
特徴とするところは半導体基板上にアモルフアス
シリコン層を被着形成し、このアモルフアスシリ
コン層自体を直接1000℃以下の温度で酸化せしめ
て絶縁層として用いることにあり、例えば配線間
の絶縁層や素子間分離層又はMOS型半導体素子
のゲート絶縁膜として利用せんとするものであ
る。以下詳細に本発明を説明すると、アモルフア
ス・シリコンとは非晶質で無定形のガラス状シリ
コンであり、蒸着法により低温度で蒸着すると形
成され、スパツタリング法でも、いわゆるプラズ
マCVD法でも形成することができる。この様な
アモルフアスシリコンは安価であるので太陽電池
等の材料として注目されている。材料が安価に得
られることは材料を製造するためのエネルギー消
費が少ないということであつて、これは逆説的に
加工しやすいことにもなり、事実低エネルギー即
ち1000℃以下の低温度で容易に酸化されて、得ら
れたSiO2層は均質なものとなる。均質なSiO2層
となるのは、例えば多結晶シリコンを酸化させる
と、結晶粒界より酸化が進行し、金属シリコンが
粒子中央に取り残され易く、一様に酸化され難い
が、アモルフアスシリコンは粒界がないために一
様に酸化され易いことが原因と推定される。その
ため、多結晶シリコン層を酸化させて得られた
SiO2層よりはるかに絶縁耐圧は向上しており、
該アモルフアスシリコン層を酸化させることによ
り半導体装置は歩留の向上は勿論、一段と高信頼
化が可能となるものである。次にその具体的実施
例を説明すると １ 半導体集積回路では多層に導電配線層を形成
する。この配線層間を絶縁する層間絶縁層とし
てアモルフアスシリコン層を酸化して形成した
SiO2層を使用することができる。
第１図は半導体基板１を選択的に覆うフイー
ルド絶縁膜２上に形成した多結晶シリコンから
なる配線層３上に、アモルフアスシリコン層を
2000〔Å〕程度の膜厚に被着させ、これを950
〔℃〕の温度で酸化処理してほぼ4000〔Å〕膜
厚の絶縁膜４に形成した状態を示し、更にその
上にアルミニウム配線層５を形成せしめた状態
を示している。
ルド絶縁膜２上に形成した多結晶シリコンから
なる配線層３上に、アモルフアスシリコン層を
2000〔Å〕程度の膜厚に被着させ、これを950
〔℃〕の温度で酸化処理してほぼ4000〔Å〕膜
厚の絶縁膜４に形成した状態を示し、更にその
上にアルミニウム配線層５を形成せしめた状態
を示している。
このような構造によれば、配線層間は良好に
絶縁される。
絶縁される。
２ 半導体集積回路の素子間分離をＶ字状溝で形
成する構造があるが、該溝中にアモルフアスシ
リコンを埋め込んで、これを酸化すれば分離耐
圧を向上させることができる。
成する構造があるが、該溝中にアモルフアスシ
リコンを埋め込んで、これを酸化すれば分離耐
圧を向上させることができる。
また第２図に示す様に半導体基板１の表面に
アモルフアスシリコン層６を被着させ（第２図
ａ）、これをパターンニングした後に900〜1000
〔℃〕の低温度で酸化してSiO2層７となしてこ
れを素子間分離用フイールド絶縁層とし（第２
図ｂ）、次いで該素子間分離層７間の半導体基
板に半導体素子８を形成する。（第２図ｃ） このような手段によれば従来の如く熱酸化法
により半導体基板を酸化してフイールド酸化シ
リコン膜を形成する場合と比べて、1000℃以下
の低温処理が可能であるから半導体基板に結晶
欠陥などのダメージを与えることが少なく、半
導体素子の特性を向上させる効果がある。
アモルフアスシリコン層６を被着させ（第２図
ａ）、これをパターンニングした後に900〜1000
〔℃〕の低温度で酸化してSiO2層７となしてこ
れを素子間分離用フイールド絶縁層とし（第２
図ｂ）、次いで該素子間分離層７間の半導体基
板に半導体素子８を形成する。（第２図ｃ） このような手段によれば従来の如く熱酸化法
により半導体基板を酸化してフイールド酸化シ
リコン膜を形成する場合と比べて、1000℃以下
の低温処理が可能であるから半導体基板に結晶
欠陥などのダメージを与えることが少なく、半
導体素子の特性を向上させる効果がある。
３ 第３図はMOS型半導体素子のゲート絶縁膜
をアモルフアスシリコンの酸化物によつて形成
する例である。
をアモルフアスシリコンの酸化物によつて形成
する例である。
この場合でもフイールド絶縁膜９によつて画
定された半導体基板１の表面に500〔Å〕程の
膜厚のアモルフアスシリコン層１０を被着し
（第３図ａ）、900〜1000〔℃〕の温度で酸化し
て1000〔Å〕程のSiO2層１１を形成する。（第
３図ｂ） このような方法によれば低温酸化処理によつ
てSiO2層が形成し得るため基板にダメージを
与えることなく、半導体素子の高品質化を助長
させることができる。このような本発明は、バ
イポーラ半導体素子の表面保護に用いるなどの
数多くの使用方法が考えられる。そして前述の
如く、低温酸化処理でSiO2層を形成すること
ができるため半導体装置の製造を全般に低温処
理プロセスとすることができる。したがつて、
拡散層を浅くして半導体素子の表面寸法も従来
より小さく小型化して当該半導体装置の高集積
化を有利とすることが期待されるものである。
定された半導体基板１の表面に500〔Å〕程の
膜厚のアモルフアスシリコン層１０を被着し
（第３図ａ）、900〜1000〔℃〕の温度で酸化し
て1000〔Å〕程のSiO2層１１を形成する。（第
３図ｂ） このような方法によれば低温酸化処理によつ
てSiO2層が形成し得るため基板にダメージを
与えることなく、半導体素子の高品質化を助長
させることができる。このような本発明は、バ
イポーラ半導体素子の表面保護に用いるなどの
数多くの使用方法が考えられる。そして前述の
如く、低温酸化処理でSiO2層を形成すること
ができるため半導体装置の製造を全般に低温処
理プロセスとすることができる。したがつて、
拡散層を浅くして半導体素子の表面寸法も従来
より小さく小型化して当該半導体装置の高集積
化を有利とすることが期待されるものである。
以上説明した様に、本発明のアモルフアスシリ
コン層を酸化して形成する絶縁層を用いての半導
体装置の製造は、絶縁耐圧が良くて、低温処理の
ために歩留及び電気的特性を向上させると共に高
集積度が期待される方法であり、その結果は大き
い。
コン層を酸化して形成する絶縁層を用いての半導
体装置の製造は、絶縁耐圧が良くて、低温処理の
ために歩留及び電気的特性を向上させると共に高
集積度が期待される方法であり、その結果は大き
い。
第１図、第２図ａ〜ｃ、第３図ａ〜ｃは何れも
本発明の実施例を示す断面図である。図中、１は
半導体基板、６，１０はアモルフアスシリコン
層、４，７，１１はアモルフアスシリコン層を酸
化せしめたSiO2層、８はMOS型半導体素子を示
している。
本発明の実施例を示す断面図である。図中、１は
半導体基板、６，１０はアモルフアスシリコン
層、４，７，１１はアモルフアスシリコン層を酸
化せしめたSiO2層、８はMOS型半導体素子を示
している。
Claims (1)
- １ 半導体基板上にアモルフアスシリコン層を被
着形成し、該アモルフアスシリコン層自体を直接
1000℃以下の温度で酸化せしめて、絶縁層とする
工程を有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15341979A JPS5676537A (en) | 1979-11-27 | 1979-11-27 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15341979A JPS5676537A (en) | 1979-11-27 | 1979-11-27 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676537A JPS5676537A (en) | 1981-06-24 |
| JPS6211781B2 true JPS6211781B2 (ja) | 1987-03-14 |
Family
ID=15562082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15341979A Granted JPS5676537A (en) | 1979-11-27 | 1979-11-27 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5676537A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878465A (ja) * | 1981-11-04 | 1983-05-12 | Toshiba Corp | 半導体装置の製造方法 |
| GB2131407B (en) * | 1982-11-12 | 1987-02-04 | Rca Corp | Method of formation of silicon dioxide layer |
| JPS59127841A (ja) * | 1983-01-12 | 1984-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS59184547A (ja) * | 1983-04-04 | 1984-10-19 | Agency Of Ind Science & Technol | 半導体装置及びその製造方法 |
| US4814291A (en) * | 1986-02-25 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making devices having thin dielectric layers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504314A (ja) * | 1973-05-17 | 1975-01-17 | ||
| JPS5436181A (en) * | 1977-08-26 | 1979-03-16 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS54128678A (en) * | 1978-03-30 | 1979-10-05 | Toshiba Corp | Forming method of insulation film |
-
1979
- 1979-11-27 JP JP15341979A patent/JPS5676537A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504314A (ja) * | 1973-05-17 | 1975-01-17 | ||
| JPS5436181A (en) * | 1977-08-26 | 1979-03-16 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS54128678A (en) * | 1978-03-30 | 1979-10-05 | Toshiba Corp | Forming method of insulation film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676537A (en) | 1981-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128232B2 (ja) | ||
| JPS6211781B2 (ja) | ||
| JPH0778975A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH0799774B2 (ja) | 半導体装置の製造方法 | |
| JPS58154228A (ja) | 半導体装置の製造方法 | |
| JPH0528501B2 (ja) | ||
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0117254B2 (ja) | ||
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP2536423B2 (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPH0561783B2 (ja) | ||
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5815944B2 (ja) | 半導体装置 | |
| KR0127316B1 (ko) | 다결정실리콘의 산화막 형성방법 | |
| JPS60246652A (ja) | 平坦化導電体配線の形成方法 | |
| JPH03265144A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0342832A (ja) | 多層絶縁膜の形成方法 | |
| JPS6089976A (ja) | 多結晶質シリコン部材の熱的酸化時の縁端の持上がりを防止する方法 | |
| JPH0377661B2 (ja) | ||
| JPH0824118B2 (ja) | 半導体装置の製造方法 | |
| KR19980029399A (ko) | 반도체 소자 제조방법 |