JPH0824118B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0824118B2 JPH0824118B2 JP60157266A JP15726685A JPH0824118B2 JP H0824118 B2 JPH0824118 B2 JP H0824118B2 JP 60157266 A JP60157266 A JP 60157266A JP 15726685 A JP15726685 A JP 15726685A JP H0824118 B2 JPH0824118 B2 JP H0824118B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造工程における絶縁膜の形
成方法、特に基板の凹凸部のコーナー部においても均一
な膜厚の絶縁膜を形成する方法に関するものである。
成方法、特に基板の凹凸部のコーナー部においても均一
な膜厚の絶縁膜を形成する方法に関するものである。
従来の技術 シリコン基板表面に絶縁膜として酸化シリコン膜を形
成する場合には、従来、熱酸化法や化学気相成長法が用
いられている。近年、シリコン基板に凹所あるいは、凸
所を設けて素子を形成する技術が開発されてきており、
凹所や凸所に均一な絶縁膜を形成する技術が必要となっ
ている。
成する場合には、従来、熱酸化法や化学気相成長法が用
いられている。近年、シリコン基板に凹所あるいは、凸
所を設けて素子を形成する技術が開発されてきており、
凹所や凸所に均一な絶縁膜を形成する技術が必要となっ
ている。
熱酸化法によって酸化シリコン膜を形成する場合につ
いて第２図a,bの各断面図を用いて説明する。第２図ａ
に示すように、シリコン基板７に形成した凹所の場合、
900℃〜950℃の酸化雰囲気中で処理することにより、第
２図ｂのように、同基板表面に熱酸化シリコン膜８が形
成される。しかしながら、シリコン基板に設けた凹所で
は、絶縁膜として熱酸化シリコン膜を形成すると、凸部
９ならびに凹部10の各コーナー部において酸化シリコン
膜８の膜厚が薄くなる現象が見られる。これはホーン現
象と呼ばれ、シリコンの結晶面の違い等に起因するもの
である。
いて第２図a,bの各断面図を用いて説明する。第２図ａ
に示すように、シリコン基板７に形成した凹所の場合、
900℃〜950℃の酸化雰囲気中で処理することにより、第
２図ｂのように、同基板表面に熱酸化シリコン膜８が形
成される。しかしながら、シリコン基板に設けた凹所で
は、絶縁膜として熱酸化シリコン膜を形成すると、凸部
９ならびに凹部10の各コーナー部において酸化シリコン
膜８の膜厚が薄くなる現象が見られる。これはホーン現
象と呼ばれ、シリコンの結晶面の違い等に起因するもの
である。
発明が解決しようとする問題点 第２図ｂに示した様な熱酸化シリコン膜８をゲート絶
縁膜として用いる場合、コーナー部９において熱酸化シ
リコン膜８の膜厚が薄くなり絶縁破壊が起る。従って、
耐圧が劣化し高性能素子の形成が困難となっている。
縁膜として用いる場合、コーナー部９において熱酸化シ
リコン膜８の膜厚が薄くなり絶縁破壊が起る。従って、
耐圧が劣化し高性能素子の形成が困難となっている。
また、ホーン現象は1050℃程度の酸化温度にすれば、
酸化シリコン膜の粘性流動によって解消され得るが、高
温であるため他の拡散層が広がってしまい、微細化に向
いてない。
酸化シリコン膜の粘性流動によって解消され得るが、高
温であるため他の拡散層が広がってしまい、微細化に向
いてない。
本発明は、900℃以下の温度で、かつ、コーナー部に
おいても膜厚の変化がほとんどない絶縁膜の形成方法を
提供するものである。
おいても膜厚の変化がほとんどない絶縁膜の形成方法を
提供するものである。
問題点を解決するための手段 上記問題を解決するために、本発明では、半導体基板
表面に第１の絶縁膜を被着形成した後、第１の絶縁膜下
の基板表面層を第２の絶縁膜に変換することにより、所
望の絶縁膜を形成した。ここで第１の絶縁膜の形成方法
としては、絶縁膜に変換し得る半導体または金属の膜を
被着した後、熱酸化等の手段により絶縁膜に変換する工
程によって第１の絶縁膜を形成すれば、凹所あるいは凸
所のコーナー部において、平坦部と膜厚の差がない絶縁
膜の形成が可能となる。また、面方位の違いによる絶縁
膜の形成速度の違いなども考慮する必要がなくなる。
表面に第１の絶縁膜を被着形成した後、第１の絶縁膜下
の基板表面層を第２の絶縁膜に変換することにより、所
望の絶縁膜を形成した。ここで第１の絶縁膜の形成方法
としては、絶縁膜に変換し得る半導体または金属の膜を
被着した後、熱酸化等の手段により絶縁膜に変換する工
程によって第１の絶縁膜を形成すれば、凹所あるいは凸
所のコーナー部において、平坦部と膜厚の差がない絶縁
膜の形成が可能となる。また、面方位の違いによる絶縁
膜の形成速度の違いなども考慮する必要がなくなる。
第１の絶縁膜の被着形成法は、絶縁膜自体を化学気相
成長法により被着するか、あるいは半導体または金属の
薄膜を化学気相成長法により被着した後、熱酸化等の手
段によって絶縁膜に変換する方法によるため、第１の絶
縁膜のみでは基板と絶縁膜との界面準位が多く、良好な
素子特性を得ることができない。このため第１の絶縁膜
を被着形成した後に、第１の絶縁膜下の基板表面層を絶
縁膜に変換し第２の絶縁膜を形成することによって、界
面準位の少ない界面が得られる。
成長法により被着するか、あるいは半導体または金属の
薄膜を化学気相成長法により被着した後、熱酸化等の手
段によって絶縁膜に変換する方法によるため、第１の絶
縁膜のみでは基板と絶縁膜との界面準位が多く、良好な
素子特性を得ることができない。このため第１の絶縁膜
を被着形成した後に、第１の絶縁膜下の基板表面層を絶
縁膜に変換し第２の絶縁膜を形成することによって、界
面準位の少ない界面が得られる。
第２の絶縁膜の膜厚は数十Å程度あるいはそれ以下で
も充分であるため、基板の結晶面の違い等に起因するホ
ーン現象は現われない。また第１の絶縁膜の膜厚は、基
板の結晶面に依存せず均一である。従って得られる絶縁
膜の膜厚は、凹凸部のコーナー部においても平坦部にお
いても一定となる。さらに、第１の絶縁膜に変換し得る
膜としてポリシリコンあるいはアモルファスシリコンを
用いれば、900℃以下の温度で酸化シリコン膜が形成可
能で、加えて、シリコン基板の表面層の酸化も同一工程
で進むため、第１及び第２の絶縁膜を容易に形成するこ
とができる。
も充分であるため、基板の結晶面の違い等に起因するホ
ーン現象は現われない。また第１の絶縁膜の膜厚は、基
板の結晶面に依存せず均一である。従って得られる絶縁
膜の膜厚は、凹凸部のコーナー部においても平坦部にお
いても一定となる。さらに、第１の絶縁膜に変換し得る
膜としてポリシリコンあるいはアモルファスシリコンを
用いれば、900℃以下の温度で酸化シリコン膜が形成可
能で、加えて、シリコン基板の表面層の酸化も同一工程
で進むため、第１及び第２の絶縁膜を容易に形成するこ
とができる。
作用 本発明によれば、900℃以下の温度で、かつ凹凸部の
コーナー部においても、平坦部と膜厚の差がない絶縁膜
の形成が可能となる。
コーナー部においても、平坦部と膜厚の差がない絶縁膜
の形成が可能となる。
実施例 第１図ａ〜ｆの工程順断面図によって本発明の一実施
例を説明する。
例を説明する。
第１図ａは、シリコン基板１の所定域に凹所を設けた
ものである。
ものである。
第１図ａに示したシリコン基板１の表面に、550℃、
減圧下において、シランの熱分解反応に基づく気相成長
法により、第１図ｂのように、厚さ約70Åのアモルファ
スシリコン膜２を被着した。シリコン膜２は、熱分解反
応で形成されるため、シリコン基板１表面のいかなる場
所においても均一な膜厚となり、単結晶の様な明確な面
方位がないため、熱酸化処理後の酸化物被膜の膜厚も均
一なものとなる。アモルファスシリコン膜２を全て酸化
し、第１図ｃのように、第１の酸化シリコン膜３を形成
した後、さらに引き続いて、熱酸化処理をすることによ
り、シリコン基板１表面の酸化が進み、第２の酸化シリ
コン膜４が形成できる。
減圧下において、シランの熱分解反応に基づく気相成長
法により、第１図ｂのように、厚さ約70Åのアモルファ
スシリコン膜２を被着した。シリコン膜２は、熱分解反
応で形成されるため、シリコン基板１表面のいかなる場
所においても均一な膜厚となり、単結晶の様な明確な面
方位がないため、熱酸化処理後の酸化物被膜の膜厚も均
一なものとなる。アモルファスシリコン膜２を全て酸化
し、第１図ｃのように、第１の酸化シリコン膜３を形成
した後、さらに引き続いて、熱酸化処理をすることによ
り、シリコン基板１表面の酸化が進み、第２の酸化シリ
コン膜４が形成できる。
本実施例では、850℃の水蒸気雰囲気中で20分間の酸
化処理を施すことにより、130Åの第１の酸化シリコン
膜３と約20Åの第２の酸化シリコン膜４を得た。
化処理を施すことにより、130Åの第１の酸化シリコン
膜３と約20Åの第２の酸化シリコン膜４を得た。
次いで、キャパシター形成用のポリシリコン電極５を
被着したものが第１図ｄであり、ポリシリコン電極５
を、第１図ｅのように、パターニングした後、電極下部
以外の、第１の酸化シリコン膜３と第２の酸化シリコン
膜４とを合せた絶縁膜６をエッチング除去し、第１図ｆ
に示すように基板凹所を利用したMOS型キャパシタを得
た。
被着したものが第１図ｄであり、ポリシリコン電極５
を、第１図ｅのように、パターニングした後、電極下部
以外の、第１の酸化シリコン膜３と第２の酸化シリコン
膜４とを合せた絶縁膜６をエッチング除去し、第１図ｆ
に示すように基板凹所を利用したMOS型キャパシタを得
た。
本発明の製造方法を用いて作成したMOS型キャパシタ
の絶縁耐圧は、20V以上となり、従来の基板の熱酸化に
よるものに比べて大幅な向上を計ることができた。
の絶縁耐圧は、20V以上となり、従来の基板の熱酸化に
よるものに比べて大幅な向上を計ることができた。
なお、本発明の実施例の説明では、シリコン基板表面
に、アモルファスシリコンを被着する場合について述べ
たが、他の薄膜、たとえば、直接、気相成長法で多結晶
シリコン膜あるいは酸化シリコン膜を均一に付着し、つ
いで、同多結晶シリコンの熱酸化被膜あるいは酸化シリ
コン膜を通して、下地のシリコン基板表面に薄い熱酸化
被膜を形成することも可能である。また、シリコン基板
以外にも、絶縁膜として利用できる酸化物の得られる半
導体基板に対しても適用可能である。
に、アモルファスシリコンを被着する場合について述べ
たが、他の薄膜、たとえば、直接、気相成長法で多結晶
シリコン膜あるいは酸化シリコン膜を均一に付着し、つ
いで、同多結晶シリコンの熱酸化被膜あるいは酸化シリ
コン膜を通して、下地のシリコン基板表面に薄い熱酸化
被膜を形成することも可能である。また、シリコン基板
以外にも、絶縁膜として利用できる酸化物の得られる半
導体基板に対しても適用可能である。
発明の効果 以上述べた様に、本発明は、基板表面のいかなる場所
においても薄く、かつ、均一な膜厚の絶縁膜が900℃以
下の低温で形成できるものであり、本発明によって得ら
れたキャパシタの耐圧は、従来の方法に比べて大幅に向
上した。
においても薄く、かつ、均一な膜厚の絶縁膜が900℃以
下の低温で形成できるものであり、本発明によって得ら
れたキャパシタの耐圧は、従来の方法に比べて大幅に向
上した。
本発明は、半導体装置製造工程の低温化，半導体装置
の高性能化に大きく寄与するものである。
の高性能化に大きく寄与するものである。
第１図は本発明の一実施例を説明するための工程順断面
図、第２図は従来の技術を説明するための工程断面図で
ある。 1,7……シリコン基板、２……アモルファスシリコン
膜、3,4,6,8……酸化シリコン膜、５……ポリシリコン
電極、９……凹所のコーナー部。
図、第２図は従来の技術を説明するための工程断面図で
ある。 1,7……シリコン基板、２……アモルファスシリコン
膜、3,4,6,8……酸化シリコン膜、５……ポリシリコン
電極、９……凹所のコーナー部。
Claims (3)
- 【請求項１】一導電型半導体基板に凹所または凸所を形
成する工程と、前記凹所または凸所に薄膜を形成する工
程と、前記薄膜を熱酸化によって酸化物からなる第１の
絶縁膜に変換する工程と、前記第１の絶縁膜下の前記半
導体表面層を酸化物からなる第２の絶縁膜に変換する工
程と、前記半導体基板の上に電極層を形成し、前記電極
層を選択的にエッチングする工程、とを有することを特
徴とする半導体装置の製造方法。 - 【請求項２】一導電型半導体基板としてシリコン基板を
用いることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 - 【請求項３】第１の絶縁膜がポリシリコンまたはアモル
ファスシリコンの薄膜から酸化シリコン膜に変換された
ものであることを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157266A JPH0824118B2 (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157266A JPH0824118B2 (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6218041A JPS6218041A (ja) | 1987-01-27 |
| JPH0824118B2 true JPH0824118B2 (ja) | 1996-03-06 |
Family
ID=15645897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60157266A Expired - Lifetime JPH0824118B2 (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824118B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03233160A (ja) * | 1990-02-08 | 1991-10-17 | Mitsubishi Electric Corp | エンジンの制御装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57134940A (en) * | 1981-02-14 | 1982-08-20 | Sony Corp | Forming of semiconductor nitride layer |
| JPS5929425A (ja) * | 1982-08-11 | 1984-02-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS59184547A (ja) * | 1983-04-04 | 1984-10-19 | Agency Of Ind Science & Technol | 半導体装置及びその製造方法 |
| JPS60133732A (ja) * | 1983-12-22 | 1985-07-16 | Toshiba Corp | 半導体デバイス |
-
1985
- 1985-07-17 JP JP60157266A patent/JPH0824118B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6218041A (ja) | 1987-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171582B1 (ko) | 배선 구조를 갖는 반도체 디바이스 및 그 제조 방법 | |
| US4755482A (en) | Making semiconductor device on insulating substrate by forming conductive layers on both major surfaces | |
| US4873203A (en) | Method for formation of insulation film on silicon buried in trench | |
| US6753559B2 (en) | Transistor having improved gate structure | |
| US5122473A (en) | Process for forming a field isolation structure and gate structures in integrated misfet devices | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| JPH0824118B2 (ja) | 半導体装置の製造方法 | |
| JP2550590B2 (ja) | 半導体装置の製造方法 | |
| JP3071268B2 (ja) | 半導体装置の製造方法 | |
| JPH02130852A (ja) | 半導体装置 | |
| JPH0230186B2 (ja) | ||
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH01119054A (ja) | Ｍｏｓ型半導体記憶装置 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0528501B2 (ja) | ||
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS5815944B2 (ja) | 半導体装置 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPS6089976A (ja) | 多結晶質シリコン部材の熱的酸化時の縁端の持上がりを防止する方法 | |
| JPH02224273A (ja) | Ｍｏｓ型半導体素子およびその製造方法 | |
| JPH05218190A (ja) | 半導体装置の製造方法 | |
| JPH09270463A (ja) | コンタクト孔の形成方法 |