JPS5815944B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5815944B2 JPS5815944B2 JP49115882A JP11588274A JPS5815944B2 JP S5815944 B2 JPS5815944 B2 JP S5815944B2 JP 49115882 A JP49115882 A JP 49115882A JP 11588274 A JP11588274 A JP 11588274A JP S5815944 B2 JPS5815944 B2 JP S5815944B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring material
- semiconductor substrate
- aluminum
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法にかかり、特に半導体
基板表面上に於ける配線の形成法に関するものである。
基板表面上に於ける配線の形成法に関するものである。
従来の半導体装置の基板表面上に於ける配線は。
配線工程に於いて、半導体基板表面全面に配線用材料を
設置し、配線領域以外の領域は写真食刻法により除去し
配線に必要な領域のみ配線用材料を残す事により配線を
行ってい丸又従来技術に依る方法に於いては半導体装置
の半導体基板表面にコンタクト穴、ゲート領域、配線用
拡散層領域等による段差があると、第１図の如く１段差
の部分の配線材料１−２が、配線パターンによる配線用
材料の食刻中に侵され、配線用材料の段切れ１−３の原
因と成っていた。
設置し、配線領域以外の領域は写真食刻法により除去し
配線に必要な領域のみ配線用材料を残す事により配線を
行ってい丸又従来技術に依る方法に於いては半導体装置
の半導体基板表面にコンタクト穴、ゲート領域、配線用
拡散層領域等による段差があると、第１図の如く１段差
の部分の配線材料１−２が、配線パターンによる配線用
材料の食刻中に侵され、配線用材料の段切れ１−３の原
因と成っていた。
従って、従来は基板表面上の段差のある部分を配線領域
が横切る場合は、段切れを防止する為１段差の部分のみ
充分幅広い配線用材料を設置するか、又は第２図の如く
、段差の部分を完全に配線用材料２−２で覆う方法が取
られて来た。
が横切る場合は、段切れを防止する為１段差の部分のみ
充分幅広い配線用材料を設置するか、又は第２図の如く
、段差の部分を完全に配線用材料２−２で覆う方法が取
られて来た。
又従来技術に於いては、半導体基板上に配線を行った後
、外部からの汚染防止の為。
、外部からの汚染防止の為。
半導体装置の電気特性に影響を与えるような不純物を含
まない安定々絶縁物で、半導体基板表面を覆う処置が必
要であった。
まない安定々絶縁物で、半導体基板表面を覆う処置が必
要であった。
本発明は従来技術のこれらの問題点を解決する事を目的
としたものである。
としたものである。
本発明の特徴は、半導体基板表面に選択的に絶縁層を形
成する工程と。
成する工程と。
前記半導体基板表面の全面にわたり配線用材料層を形成
する工程と、前記配線用材料層のうち配線予定領域以外
の部分の厚さの一部を除去する工程と、前記配線予定領
域以外の前記配線用材料層をすべて絶縁物に変換すると
同時に前記配線予定領域の前記配線用材料層の表面を絶
縁物に変換する工程とを含む半導体装置の製造方法にあ
る。
する工程と、前記配線用材料層のうち配線予定領域以外
の部分の厚さの一部を除去する工程と、前記配線予定領
域以外の前記配線用材料層をすべて絶縁物に変換すると
同時に前記配線予定領域の前記配線用材料層の表面を絶
縁物に変換する工程とを含む半導体装置の製造方法にあ
る。
即ち。本発明は、半導体装置の基板表面上の配線工程に
於いて、化学的に絶縁物に変化さぜる事が出来る配線用
材料を用いて、配線領域の所望の厚みをＴとすると大略
その２倍である２Ｔの厚みを有する配線用材料を蒸着、
ＣＶＤ法等により、半導体基板上全面に形成し、写真食
刻法により配線領域以外の領域の配線用材料の表面を厚
さＴのみ除去し、然る後基板表面上の配線用材料の全表
面を少くとも厚さＴのみ化学的に絶縁物に変化させるも
のである。
於いて、化学的に絶縁物に変化さぜる事が出来る配線用
材料を用いて、配線領域の所望の厚みをＴとすると大略
その２倍である２Ｔの厚みを有する配線用材料を蒸着、
ＣＶＤ法等により、半導体基板上全面に形成し、写真食
刻法により配線領域以外の領域の配線用材料の表面を厚
さＴのみ除去し、然る後基板表面上の配線用材料の全表
面を少くとも厚さＴのみ化学的に絶縁物に変化させるも
のである。
その結果、配線領域間は、配線用材料の変化した絶縁物
により絶縁され、又、配線領域表面も配線用材料の変化
した絶縁物で覆われ、半導体基板表面全面が配線用材料
の変化した絶縁物により覆われる。
により絶縁され、又、配線領域表面も配線用材料の変化
した絶縁物で覆われ、半導体基板表面全面が配線用材料
の変化した絶縁物により覆われる。
従って、本発明による配線方法を用いると、配線用材料
の段切れが防止出来、又従来の様に半導体基板表面上の
配線工程後に、新たに絶縁物で半導体基板表面を覆う必
要も無く、多層配線にも容易に応用出来る。
の段切れが防止出来、又従来の様に半導体基板表面上の
配線工程後に、新たに絶縁物で半導体基板表面を覆う必
要も無く、多層配線にも容易に応用出来る。
次に実施例について図面を用いて詳細に説明する。
第３図は本発明の一実施例を示す平面図及び各製造工程
の断面図であり、図において、（５１１）面を有するＮ
型シリコン基板３−１の主面に、Ｐ型態動領域３−２が
設置された半導体基板に於いて、基板３−１の主面の一
部に二酸化珪素膜（以後５ｉｎ２膜と略す）３−３を厚
さ１５００＾だけ熱酸化により成長せしめ（ｂ図）しか
る後、写真食刻法によりコンタクト穴３−４を開け（０
図）基板３−１の表面全面に厚さ３μｍのアルミ３−５
を蒸着法により被着せしめ、４５０℃の窒素雰囲気中で
、アルミ合金化を行った後、フォトレジスト３−６のア
ルミ配線用パターンを設け（ｄ図）これを用いて写真食
刻法により、アルミ配線領域以外の領域のアルミを表面
から２μｍだけ、リン酸沸酸の混合液を用いて除去する
（ｅ図）。
の断面図であり、図において、（５１１）面を有するＮ
型シリコン基板３−１の主面に、Ｐ型態動領域３−２が
設置された半導体基板に於いて、基板３−１の主面の一
部に二酸化珪素膜（以後５ｉｎ２膜と略す）３−３を厚
さ１５００＾だけ熱酸化により成長せしめ（ｂ図）しか
る後、写真食刻法によりコンタクト穴３−４を開け（０
図）基板３−１の表面全面に厚さ３μｍのアルミ３−５
を蒸着法により被着せしめ、４５０℃の窒素雰囲気中で
、アルミ合金化を行った後、フォトレジスト３−６のア
ルミ配線用パターンを設け（ｄ図）これを用いて写真食
刻法により、アルミ配線領域以外の領域のアルミを表面
から２μｍだけ、リン酸沸酸の混合液を用いて除去する
（ｅ図）。
次に基板３−１上のアルミ３−５の全面を厚さ１．２μ
ｍだけ硫酸液中で、陽極酸化を行い、酸化アルミニウム
膜３−７を形成する（ｆ図）。
ｍだけ硫酸液中で、陽極酸化を行い、酸化アルミニウム
膜３−７を形成する（ｆ図）。
上記方法で作成した試料に於ては、アルミ配線の段切れ
も無く、配線間の絶縁抵抗も充分高く、電気特性上問題
が無い事が分った。
も無く、配線間の絶縁抵抗も充分高く、電気特性上問題
が無い事が分った。
父上記方法で作成した試料をモールド型容器に封入して
、ＢＴ処理（バイアス・テンブリチャー処理）を行った
結果、外部汚染に対しても、従来のアルミ配線上に多結
晶ＳｉＯ２膜を設置また場合と比べて、より安定である
事が分った。
、ＢＴ処理（バイアス・テンブリチャー処理）を行った
結果、外部汚染に対しても、従来のアルミ配線上に多結
晶ＳｉＯ２膜を設置また場合と比べて、より安定である
事が分った。
第４図は本発明の他の実施例を示す平面図及び各製造工
程の断面図を示し、図において＜５１１＞面を有するＰ
型シリコン基板４−１の主面にＮ型の能動領域４−２が
設置された半導体基板に於いて、基板４−１の主面の一
部に５ｉ０２膜４−３を厚さ１５００Ａだけ熱酸化によ
り成長ぜしめ（ｂ図）しかる後写真食刻法によりコンタ
クト穴４−４を開け（０図）、基板４−１の表面全面に
厚さ１μｍの多結晶シリコン膜４−５ｋＣＶＤ法により
被着せしめ、フォトレジスト４−６の配線用パターンを
設け（ｄ図）、これを用いて写真食刻法により、配線領
域以外の領域の多結晶シリコン膜を表面から５０００＾
だけ、沸酸と硝酸との混合液を用いて除去する（ｅ図）
。
程の断面図を示し、図において＜５１１＞面を有するＰ
型シリコン基板４−１の主面にＮ型の能動領域４−２が
設置された半導体基板に於いて、基板４−１の主面の一
部に５ｉ０２膜４−３を厚さ１５００Ａだけ熱酸化によ
り成長ぜしめ（ｂ図）しかる後写真食刻法によりコンタ
クト穴４−４を開け（０図）、基板４−１の表面全面に
厚さ１μｍの多結晶シリコン膜４−５ｋＣＶＤ法により
被着せしめ、フォトレジスト４−６の配線用パターンを
設け（ｄ図）、これを用いて写真食刻法により、配線領
域以外の領域の多結晶シリコン膜を表面から５０００＾
だけ、沸酸と硝酸との混合液を用いて除去する（ｅ図）
。
字にＰＯＣｌ３とソースとして、１０００℃の雰囲気中
で５０分間リンの拡散を行った後、９００℃のスチーム
熱酸化により基板４−１上の多結晶シリコン膜４−５の
表面を厚み０．６μｍの５ｉ０２膜４−７に変化させる
（ｆ図）。
で５０分間リンの拡散を行った後、９００℃のスチーム
熱酸化により基板４−１上の多結晶シリコン膜４−５の
表面を厚み０．６μｍの５ｉ０２膜４−７に変化させる
（ｆ図）。
上記方法で作成した試料に於いては、第１の実施例と同
様の効果が得られた。
様の効果が得られた。
第５図は本発明の更に他の実施例を示すもので、まず第
５図ａに示すように、Ｐ型シリコン基板５−１の主面に
選択的にフィールド用５ｉ０２膜５−３及びゲート用５
ｉ０２膜５−３′を熱酸化により形成せしめ、しかる後
第５図すに示すようにこの基板全表面にわたって１μｍ
の多結晶シリコン膜５−５をＣＶＤ法により被着せしめ
る。
５図ａに示すように、Ｐ型シリコン基板５−１の主面に
選択的にフィールド用５ｉ０２膜５−３及びゲート用５
ｉ０２膜５−３′を熱酸化により形成せしめ、しかる後
第５図すに示すようにこの基板全表面にわたって１μｍ
の多結晶シリコン膜５−５をＣＶＤ法により被着せしめ
る。
次に第５図Ｃに示すように配線用パターンを用いて写真
食刻法により配線領域以外の領域の多結晶シリコン膜を
表面から５０００＾だけ除去する。
食刻法により配線領域以外の領域の多結晶シリコン膜を
表面から５０００＾だけ除去する。
そしてＰＯＣｌ３をソースとしてリン拡散を行い、多結
晶シリコン膜５−５を導電性にするとともに、Ｐ型基板
５−１内にＮ型のソース・ドレイン領域なる能動領域５
−２を形成する。
晶シリコン膜５−５を導電性にするとともに、Ｐ型基板
５−１内にＮ型のソース・ドレイン領域なる能動領域５
−２を形成する。
なおこの除去、拡散工程は順序を逆にしてもよい。
その後、第５図ｄに示すように熱酸化または陽極酸化に
より基板５−１上の多結晶シリコン膜５−５の表面を５
ｉｎ２に変化させると共−配線領域以外すなわち絶縁領
域となるべき多結晶シリコン族を厚さ方向にすべてＳｉ
Ｏ□に変化させて、目的が達せられる。
より基板５−１上の多結晶シリコン膜５−５の表面を５
ｉｎ２に変化させると共−配線領域以外すなわち絶縁領
域となるべき多結晶シリコン族を厚さ方向にすべてＳｉ
Ｏ□に変化させて、目的が達せられる。
なお、上記実施例においては配線材料としてアルミニウ
ム又はシリコンを単独に用いているが、タンタルやモリ
ブデン等を用いてもよく、タンタル−アルミニウム、シ
リコン−アルミニウムなどの二層構造を用いてもよい。
ム又はシリコンを単独に用いているが、タンタルやモリ
ブデン等を用いてもよく、タンタル−アルミニウム、シ
リコン−アルミニウムなどの二層構造を用いてもよい。
例えば、タンタルまたはシリコンをごく薄く形成し、そ
の上にアルミニウムを厚く形成したものを配線材料とし
て用い、アルミニウム層の厚さの一部を選択的に除去し
て全体を陽極酸化すれば、アルミニウムの陽極酸化がよ
り良く行われ、またアルミニウムが基体に拡散して接合
を破壊するのも除くこともでき、配線領域以外のタンタ
ルまたはシリコンも絶縁膜に変化するので容易に本発明
の目的は達せられる。
の上にアルミニウムを厚く形成したものを配線材料とし
て用い、アルミニウム層の厚さの一部を選択的に除去し
て全体を陽極酸化すれば、アルミニウムの陽極酸化がよ
り良く行われ、またアルミニウムが基体に拡散して接合
を破壊するのも除くこともでき、配線領域以外のタンタ
ルまたはシリコンも絶縁膜に変化するので容易に本発明
の目的は達せられる。
また、シリコン薄膜を形成しその上にアルミニウムを形
成したのち両者を加熱合金化せしめたものを配線材料と
して用い、これに本発明の処理を施しても本発明の趣旨
は十分生かされることは勿論である。
成したのち両者を加熱合金化せしめたものを配線材料と
して用い、これに本発明の処理を施しても本発明の趣旨
は十分生かされることは勿論である。
第１図ａは従来技術による段切れ部を示す斜視図及びｂ
はＡ−Ａ′に沿った断面図、第２図ａは従来の段切れ防
止法の一例を示す斜視図及びｂはＢ−Ｂ′に沿った断面
図、第３図は本発明の１実施例を示すもので、ａは平面
図、ｂ−ｆはａのｃ−Ｃ′に沿った各工程断面図、第４
図は第２の実施例を示すもので、ａは平面図、ｂ−ｆは
ａのＤ−Ｄ′に沿って切断した各工程の断面図、第５図
は本発明の他の実施例を示す各工程の断面図である。 図において、３−１，４−１及び５−１はＮ型シリコン
基板、３−２，４−２及び５−２はＰ型態動領域、３−
３，３−３’、４−３，４−３’。 ５−３及び５−３′は５ｉ０２膜、３−５，４−５及び
５−５は配線層、３−７．４−７及び５−７は絶縁膜で
ある。
はＡ−Ａ′に沿った断面図、第２図ａは従来の段切れ防
止法の一例を示す斜視図及びｂはＢ−Ｂ′に沿った断面
図、第３図は本発明の１実施例を示すもので、ａは平面
図、ｂ−ｆはａのｃ−Ｃ′に沿った各工程断面図、第４
図は第２の実施例を示すもので、ａは平面図、ｂ−ｆは
ａのＤ−Ｄ′に沿って切断した各工程の断面図、第５図
は本発明の他の実施例を示す各工程の断面図である。 図において、３−１，４−１及び５−１はＮ型シリコン
基板、３−２，４−２及び５−２はＰ型態動領域、３−
３，３−３’、４−３，４−３’。 ５−３及び５−３′は５ｉ０２膜、３−５，４−５及び
５−５は配線層、３−７．４−７及び５−７は絶縁膜で
ある。
Claims (1)
- １ 半導体基板表面に選択的に絶縁層を形成する工程と
、前記半導体基板表面の全面にわたり配線用材料層を形
成する工程と、前記配線用材料層のうち配線予定領域以
外の部分の厚さの一部を除去する工程と、前記配線予定
領域以外の前記配線用材料層をすべて絶縁物に変換する
と同時に前記配線予定領域の前記配線用材料層の表面を
絶縁物に変換する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49115882A JPS5815944B2 (ja) | 1974-10-08 | 1974-10-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49115882A JPS5815944B2 (ja) | 1974-10-08 | 1974-10-08 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21037582A Division JPS58116753A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5142485A JPS5142485A (en) | 1976-04-10 |
| JPS5815944B2 true JPS5815944B2 (ja) | 1983-03-28 |
Family
ID=14673499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49115882A Expired JPS5815944B2 (ja) | 1974-10-08 | 1974-10-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815944B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105541B2 (ja) * | 1985-08-09 | 1994-12-21 | 日本電信電話株式会社 | 記録再生方式 |
| JPS63113875A (ja) * | 1986-10-30 | 1988-05-18 | Canon Inc | ヘツドのトラツキング位置制御装置 |
| US5789062A (en) * | 1991-10-23 | 1998-08-04 | Hitachi Maxell, Ltd. | Magnetic recording medium |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4852486A (ja) * | 1971-11-02 | 1973-07-23 |
-
1974
- 1974-10-08 JP JP49115882A patent/JPS5815944B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4852486A (ja) * | 1971-11-02 | 1973-07-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5142485A (en) | 1976-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4493740A (en) | Method for formation of isolation oxide regions in semiconductor substrates | |
| US4199384A (en) | Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands | |
| US3942241A (en) | Semiconductor devices and methods of manufacturing same | |
| JPS5950113B2 (ja) | 半導体装置 | |
| JPS5815944B2 (ja) | 半導体装置 | |
| US4262299A (en) | Semiconductor-on-insulator device and method for its manufacture | |
| JPS6042855A (ja) | 半導体装置 | |
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPS5811745B2 (ja) | 半導体装置の製造方法 | |
| US3703667A (en) | Shaped riser on substrate step for promoting metal film continuity | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPH035656B2 (ja) | ||
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| JPS6120154B2 (ja) | ||
| USRE28952E (en) | Shaped riser on substrate step for promoting metal film continuity | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| KR100259068B1 (ko) | Soi 구조 모스패트 제조방법 | |
| JPS5954243A (ja) | 半導体集積回路装置 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS58116753A (ja) | 半導体装置 | |
| JPS60117748A (ja) | 半導体装置の製造方法 | |
| GB1569866A (en) | Semiconductor devices and methods of fabricating them | |
| JPS62219916A (ja) | 半導体装置の製造方法 | |
| JPH04348560A (ja) | 半導体装置の製造方法 | |
| JPH0824118B2 (ja) | 半導体装置の製造方法 |